摘自韋東山《嵌入式linux應用開發完全手冊》
一、行資料傳輸過程
（1）vsync訊號有效時，表示一幀資料的開始。
（2）vspw表示vsync訊號的脈衝寬度為vspw+1個hsync訊號週期，即vspw+1行，這vspw+1行的資料無效。
（3）vsync訊號脈衝之後，還要經過vbpd+1個hsync訊號週期，有效的行資料才出現。所以，在vsync訊號有效之後，總共還要經過 vspw+1+vbpd+1個無效的行，第乙個有效的行才出現。
（4）隨後連續發出lineval+1行的有效資料。
（5）最後是vfpd+1個無效的行，完整的一幀資料結束，緊接著就是下一幀的資料了，即下乙個vsync訊號。
二、畫素資料傳輸過程
現在深入到一行中畫素資料的傳輸過程，它與行資料傳輸過程相似。
（1）hsync訊號有效時，表示一行資料的開始。
（2）hspw表示hsync訊號的脈衝寬度為hspw+1個vclk訊號週期，即hspw+1個畫素週期，這hspw+1個畫素的資料無效。
（3）hsync訊號脈衝之後，還要經過hbpd+1個vclk訊號週期，有效的畫素資料才出現。所以，在hsync訊號有效之後，總共還要經過 hspw+1+hbpd+1個無效的畫素，第乙個有效的畫素才出現。
（4）隨後連續發出hozval+1個畫素的有效資料。
（5）最後是hfpd+1個無效的畫素，完整的一行資料結束，緊接著就是下一行的資料了，即下乙個hsync訊號。
中 小尺寸TFT LCD系統時序控制模組的設計
中 小尺寸tft lcd系統時序控制模組的設計 摘要 說明時序控制模組和lcd系統中其它子模組之間的關係，對時序控制模組所要解決的時序問題進行分析。在分析問題的基礎上提出一種適用於中 小尺寸液晶顯示系統時序控制模組的實現結構。對時序控制模組進行功能驗證，給出fpga邏輯功能驗證結果，證明設計可行。l...
中 小尺寸TFT LCD系統時序控制模組的設計
摘要 說明時序控制模組和lcd系統中其它子模組之間的關係，對時序控制模組所要解決的時序問題進行分析。在分析問題的基礎上提出一種適用於中 小尺寸液晶顯示系統時序控制模組的實現結構。對時序控制模組進行功能驗證，給出fpga邏輯功能驗證結果，證明設計可行。lcd技術已成為平板顯示的主流技術，其中，中 小尺...
SDRAM工作時序與原理
ddr出身自sdram，嚴格的說應該叫ddr sdram，ddr sdram是double data rate sdram的縮寫，是雙倍速率同步動態隨機儲存器的意思，所以，有很大一部分，兩者是一樣的，理解sdram，然後再來理解ddr在sdram上的改進，效果應該更好一些，這裡要感謝chinauni...