在進行pcb佈線時，經常會發生這樣的情況：走線通過某一區域時，由於該區域佈線空間有限，不得不使用更細的線條，通過這一區域後，線條再恢復原來的寬度。走線寬度變化會引起阻抗變化，因此發生反射，對訊號產生影響。那麼什麼情況下可以忽略這一影響，又在什麼情況下我們必須考慮它的影響？
有三個因素和這一影響有關：阻抗變化的大小、訊號上公升時間、窄線條上訊號的時延。
首先討論阻抗變化的大小。很多電路的設計要求反射雜訊小於電壓擺幅的5%（這和訊號上的雜訊預算有關），根據反射係數公式：
ρ=（z2-z1）/（z2+z1） =△z /（△z+2z1）≤5%
可以計算出阻抗大致的變化率要求為：△z/z1≤10%
你可能知道，電路板上阻抗的典型指標為+/-10%，根本原因就在這。
如果阻抗變化只發生一次，例如線寬從8mil變到6mil後，一直保持6mil寬度這種情況，要達到突變處訊號反射雜訊不超過電壓擺幅的5%這一雜訊預算要求，阻抗變化必須小於10%.這有時很難做到，以fr4板材上微帶線的情況為例，我們計算一下。如果線寬8mil，線條和參考平面之間的厚度為4mil，特性阻抗為46.5歐姆。線寬變化到6mil後特性阻抗變成54.2歐姆，阻抗變化率達到了20%.反射訊號的幅度必然超標。至於對訊號造成多大影響，還和訊號上公升時間和驅動端到反射點處訊號的時延有關。但至少這是乙個潛在的問題點。幸運的是這時可以通過阻抗匹配端接解決問題。
如果阻抗變化發生兩次，例如線寬從8mil變到6mil後，拉出2cm後又變回8mil.那麼在2cm長6mil寬線條的兩個端點處都會發生反射，一次是阻抗變大，發生正反射，接著阻抗變小，發生負反射。如果兩次反射間隔時間足夠短，兩次反射就有可能相互抵消，從而減小影響。假設傳輸訊號為1v，第一次正反射有0.2v被反射，1.2v繼續向前傳輸，第二次反射有-0.2*1.2 = 0.24v被反射回。再假設6mil線長度極短，兩次反射幾乎同時發生，那麼總的反射電壓只有0.04v，小於5%這一雜訊預算要求。因此，這種反射是否影響訊號，有多大影響，和阻抗變化處的時延以及訊號上公升時間有關。研究及實驗表明，只要阻抗變化處的時延小於訊號上公升時間的20%，反射訊號就不會造成問題。如果訊號上公升時間為1ns，那麼阻抗變化處的時延小於0.2ns對應1.2英吋，反射就不會產生問題。也就是說，對於本例情況，6mil寬走線的長度只要小於3cm就不會有問題。
當pcb走線線寬發生變化時，要根據實際情況仔細分析，是否造成影響。需要關注的引數由三個：阻抗變化有多大、訊號上公升時間是多少、線寬變化的頸狀部分有多長。根據上面的方法大致估算一下，適當留出一定的餘量。如果可能的話，盡量讓減小頸狀部分長度。
需要指出的是，實際的pcb加工中，引數不可能像理論中那樣精確，理論能對我們的設計提供指導，但不能照搬照抄，不能教條，畢竟這是一門實踐的科學。估算出的值要根據實際情況做適當的修訂，再應用到設計中。
fr4走線寬度 PCB走線寬度變化會帶來什麼
在進行pcb佈線時，經常會發生這樣的情況 走線通過某一區域時，由於該區域佈線空間有限，不得不使用更細的線條，通過這一區域後，線條再恢復原來的寬度。走線寬度變化會引起阻抗變化，因此發生反射，對訊號產生影響。那麼什麼情況下可以忽略這一影響，又在什麼情況下我們必須考慮它的影響？有三個因素和這一影響有關 阻...
PCB板電流和佈線寬度的關係
銅的厚度 35um 50um 70um 寬度 電流 寬度 電流 寬度 電流 0.15 0.20 0.15 0.50 0.15 0.70 0.20 0.55 0.20 0.70 0.20 0.90 0.30 0.80 0.30 1.10 0.30 1.30 0.40 1.10 0.40 1.35 0....
PCB中的線寬
pcb線寬與電流關係 這個問題一直很讓我頭痛，先把網上的資料整理一下，以後再修改補充。我們需要知道銅箔厚度有 0.5oz 約18 m 1oz 約35 m 2oz 約70 m 銅，3oz 約105 m 及以上。1.網上的 資料中所列出的承載值是在常溫25 度下的最大能夠承受的電流承載值，因此在實 際設...