保持時間和建立時間----------我的個人見解
在描述保持時間和建立時間之前我們首先需要了解為什麼需要保持時間和建立時間，通俗的說就是在時鐘訊號來臨之前，傳輸給暫存器的訊號必須保持穩定，有效，才可以打入觸發器，稱為建立時間；時鐘沿來了之後，訊號必須維持穩定一段時間，使得訊號能夠正確被打入觸發器；
下面我們就經典的d觸發器來解釋這一現象：
首先描述一下觸發器的原理，便於我們理解之後的說明； 當clk=0時，圖5.7.4中g3,g4,輸出的都為1，則g5,g6,輸出分別為d，d』, g1,g2則維持原來的值保持不變，所以我們可以看出暫存器在時鐘上公升沿到來之前所鎖存的值為上一次的值；
當clk=1，d=0時,則g6輸出為1，g5輸出為0，g3輸出為1，g4輸出為0，最後q=0； 當clk=1，d=1時，則g6輸出為0，g5輸出為1，g3輸出為0，g4輸出為1，最後q=1； 我們可以看到為了得到g3和g4的值，則在clk =1,之前，必須先得出g5,g6的值，也就是說在時鐘上公升沿來臨之前，d值必須經過g6,g5，也就是所謂的建立時間；
那麼保持時間就是：在時鐘來臨之後，d值不能改變，必須維持原來的值，直到g4輸出值返回給g6的輸入端之後，d值才允許改變，此時即使d改變也不會影響g3,g4的輸出； 以上描述是基於觸發器層面上的，下面我們在通過暫存器層次來描述建立時間和保持時間；
首先先看一張同步設計的基本模型圖
我們假設t1,t2暫存器是一條路徑上的相連的兩個暫存器，資料輸入到t1經過1個clk之後，傳輸到t2; tco為經過暫存器t1的傳輸延時； tdelay為經過組合邏輯的傳輸延時； tsetup為t2的建立時間； tpd為時鐘到t1和t2的偏差； 在乙個時鐘週期t之內，資料從暫存器t1傳出,需要經過延時tco,然後經過組合邏輯，需要經過延時tdelay,最後到達暫存器t2,然後在暫存器t2建立起來，需要經過延時tsetup（這個延時我們在之前已經講解過為什麼了），那麼可以得出建立時間的要求:
tsetup <= tpd+ t – tco(max)-tdelay(max);
這裡我們需要注意的是max，因為經過暫存器和組合邏輯有乙個最大延遲和最小的延遲，對於建立時間來說，考慮到最惡劣的情況就是必須考慮到這些最大的延遲；之所以需要加上tpd是因為時鐘也有可能存在著傳輸的偏移；
保持時間thold，我們在上面已經描述過了為什麼需要保持時間，現在我們知道t2的輸入在時鐘上公升沿來之後必須保持一段時間的穩定，也就是說輸入值不能發生改變，此時t1暫存器的值經過tco,經過組合邏輯tdelay，才到達t2,那麼可以得出保持時間的要求：
thold <= tco(min) + tdelay(min);
這裡為什麼是min，因為我們需要考慮到下乙個訊號最快傳輸到t2的情況，那麼最小的延時也就是代表著最快的傳輸；
1. 數字電子技術基礎.(閻石，第五版)
2. ～～～建立時間與保持時間（兩個暫存器的詳細分析） - yuedx的個人空間 - 中國電子頂級開發網(eetop)-電子設計論壇、部落格、超人氣的電子工程師資料分享平台 - powered by x-space.htm
3. 建立時間和保持時間關係詳解 - ethan的日誌 - 網易部落格.htm
4. 建立時間、保持時間和時序約束條件 - 第1頁 - 東大小小的數字世界 - edn china電子設計技術.htm
建立時間和保持時間
概念 對於乙個數字系統而言，建立時間和保持時間可以說是基礎中的基礎，這兩個概念就像是數位電路的地基，整個系統的穩定性絕大部分都取決於是否滿足建立時間和保持時間。但是對於絕大部分包括我在內的初學者來說，建立時間和保持時間的理解一直都是乙個很大的困擾，儘管概念背得住，但是卻沒有理解這其中的精髓。這篇文章...
建立時間和保持時間
一 概念 建立時間和保持時間都是針對觸發器的特性說的。時序圖如下 建立時間 tsu set up time 是指在觸發器的時鐘訊號上公升沿到來以前，資料穩定不變的時間，如果建立時間不夠，資料將不能在這個時鐘上公升沿被穩定的打入觸發器，tsu就是指這個最小的穩定時間。保持時間 th hold time...
建立時間和保持時間
1 模型分析 理解建立時間保持時間需要乙個模型，如下圖所示。圖 觸發器時鐘和資料模型 時鐘沿到來時取樣資料d，將採到的資料寄存下來，並輸出到q端，所以如果沒有新的時鐘沿到來，則q端輸出的一直是上次取樣的資料，每來乙個時鐘沿，取樣一次資料d。那麼分析這個建立時間和保持時間，我們分兩種情況，一種是clk...