概述：
組合邏輯電路功能的幾種表示方法：真值表、卡諾圖、邏輯表示式及時間圖。
組合邏輯電路的分類：
按邏輯功能特點分類：加法器、編碼器、解碼器、資料選擇器、資料分配器、唯讀儲存器等
按基本開關元件不同:ttl cmos等型別。
按整合度不同：ssi msi lsi vlsi
1、組合邏輯電路分析和設計方法
（1）分析方法：由已知邏輯圖推——邏輯表示式——真值表——分析出電路基本功能
（2）設計方法：其逆過程。
2、加法器
半加器、全加器
加法器：根據進步方式不同，有序列進製加法器和超前進加法器（高速）。
3、數值比較器
n位二進位制比較，輸出三種結果：大於 小於 等於。
4、編碼器：輸入訊號——編碼規則——編碼輸出
（1）二進位制編碼器：用n位二進位制**對n=2n個訊號進行編碼的電路。
優先編碼器：優先級別高的訊號排斥低的訊號實現優先編碼，典型8線—3線編碼器。
（2）二—十進位制編碼器：採用8421 bcd碼進行的編碼，典型10線—4線編碼器。
（3）幾種常用編碼：8421碼、餘3碼、2421碼、5211碼、餘3迴圈碼、右移迴圈碼等等
5、解碼器：編碼—解碼規則—原訊號輸出
（1）二進位制解碼器：將二進位制**的各種**，按編碼規則解碼出原始訊號的電路。典型：3線—8線解碼器
二進位制解碼器的級聯，4線—16線解碼器。
（2）二—十進位制解碼器：將十進位制數的二進位制編碼即bcd碼翻譯長對應的10個原始訊號的電路。
（3）顯示解碼器：對應的顯示器（數碼管）
6、資料選擇器和資料分配器
資料選擇器：將多路輸入訊號按照選擇控制訊號挑選一路的電路。
資料分配器：將1路輸入資料按照選擇控制訊號傳送到m個輸出端的任何1個輸出端的電路。
7、用中規模積體電路實現組合邏輯電路。
8、唯讀儲存器
（1）分類：掩膜rom、可程式設計rom（prom）、可擦除可程式設計rom（eprom）。
（2）工作原理
（3）容量擴充套件：重點，與ram結合分析。
9、組合電路中的競爭冒險
（1）競爭冒險：在組合電路中，當輸入訊號改變狀態時，輸出端可能出現虛假訊號—過渡干擾脈衝的現象。
（2）產生原因：
在數位電路中，任何乙個閘電路只要有兩個輸入訊號同時向相反方向變化，其輸出端就可能產生干擾脈衝。
原因：a.訊號a、b不可能突變，狀態改變都要經歷一段極短的過渡時間。
b.訊號a、b改變狀態的時間有先有後，因為他們經歷的傳輸路徑長短不同，閘電路的傳輸時間也不可能完全一樣。
注意：我們說電路中存在競爭冒險，並不等於一定有干擾脈衝產生。
（3）消除競爭冒險的方法
a.引入封鎖脈衝（負脈衝），
要求：封鎖脈衝必須與輸入脈衝的轉換同步，脈衝寬度應大於電路從乙個穩態到另乙個穩態的過渡時間。
b.引入選通脈衝（正脈衝），脈衝寬度和產生時間是有嚴格要求的。
c.接入濾波電容，加乙個幾百微法的無極性電容。
d.修改邏輯設計，增加冗餘項。可能要增加乙個閘電路。
10、vhdl語言程式設計**。
組合邏輯電路 時序邏輯電路
邏輯電路根據是否包含記憶元件，分為組合邏輯電路和時序邏輯電路。組合邏輯電路不包含記憶元件，某時間點的輸出 邏輯函式值 僅取決於當時的輸入。含有記憶元件的邏輯電路被稱為時序邏輯電路。在組合邏輯電路中，當前的輸出只取決於當前的輸入。而在時序邏輯電路中，只知道當前的輸入並不足以確定當前的輸出。也就是說，時...
組合邏輯電路和時序邏輯電路
組合邏輯電路可以有若個輸入變數和若干個輸出變數，其每個輸出變數是其輸入的邏輯函式，其每個時刻的輸出變數的狀態僅與當時的輸入變數的狀態有關，與本輸出的原來狀態及輸入的原狀態無關，也就是輸入狀態的變化立即反映在輸出狀態的變化。時序邏輯電路任意時刻的輸出不僅取決於該時刻的輸入，而且還和電路原來的狀態有關。...
組合邏輯電路和時序邏輯電路區別
比較專案 組合邏輯電路 時序邏輯電路 狀態機 同步 輸入輸出關係 任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關 不僅僅取決於當前的輸入訊號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關 有無儲存 記憶 單元 無 不能包含 包含結構特點 只包含閘電路 組合邏輯電路 儲存電路 輸...