cmos邏輯電路
cmos是單詞的首字母縮寫，代表互補的金屬氧化物
半導體(complementary metal-oxide-semiconductor)，它指的是一種特殊型別的電子積體電路(ic)。積體電路是一塊微小的矽片，它包含有幾百萬個電子元件。術語ic隱含的含義是將多個單獨的積體電路整合到乙個電路中，產生乙個十分緊湊的器件。在通常的術語中，積體電路通常稱為晶元，而為計算機應用設計的ic稱為計算機晶元。
•邏輯函式很容易用cmos電路來實現。
•cmos允許極高的邏輯整合密度。其含義就是邏輯電路可以做得非常小，可以製造在極小的面積上。
•用於製造矽片cmos晶元的工藝已經是眾所周知，並且cmos晶元的製造和銷售**十分合理。
這些特徵及其它特徵都為cmos成為製造ic的主要工藝提供了基礎。
cmos可以作為學習在電子網路中如何實現邏輯功能的工具。cmos它允許我們用簡單的概念和模型來構造邏輯電路。而理解這些概念只需要基本的電子學概念。
cmos邏輯閘電路的系列及主要引數:
1．cmos邏輯閘電路的系列
cmos積體電路誕生於20世紀60年代末，經過製造工藝的不斷改進，在應用的廣度上已與ttl平分秋色，它的技術引數從總體上說，已經達到或接近ttl的水平，其中功耗、雜訊容限、扇出係數等引數優於ttl。cmos積體電路主要有以下幾個系列。
（1）基本的cmos——4000系列。
這是早期的cmos整合邏輯門產品，工作電源電壓範圍為3～18v，由於具有功耗低、雜訊容限大、扇出係數大等優點，已得到普遍使用。缺點是工作速度較低，平均傳輸延遲時間為幾十ns，最高工作頻率小於5mhz。
（2）高速的cmos——hc（hct）系列。
該系列電路主要從製造工藝上作了改進，使其大大提高了工作速度，平均傳輸延遲時間小於10ns，最高工作頻率可達50mhz。hc系列的電源電壓範圍為2～6v。hct系列的主要特點是與ttl器件電壓相容，它的電源電壓範圍為4.5～5.5v。它的輸入電壓引數為vih（min）=2.0v；vil（max）=0.8v，與ttl完全相同。另外，74hc/hct系列與74ls系列的產品，只要最後3位數字相同，則兩種器件的邏輯功能、外形尺寸，引腳排列順序也完全相同，這樣就為以cmos產品代替ttl產品提供了方便。
（3）先進的cmos——ac（act）系列
該系列的工作頻率得到了進一步的提高，同時保持了cmos超低功耗的特點。其中act系列與ttl器件電壓相容，電源電壓範圍為4.5～5.5v。ac系列的電源電壓範圍為1.5～5.5v。ac（act）系列的邏輯功能、引腳排列順序等都與同型號的hc（hct）系列完全相同。
2．cmos邏輯閘電路的主要引數
cmos閘電路主要引數的定義同ttl電路，下面主要說明cmos電路主要引數的特點。
（1）輸出高電平voh與輸出低電平vol。cmos閘電路voh的理論值為電源電壓vdd，voh（min）=0.9vdd；vol的理論值為0v，vol（max）=0.01vdd。所以cmos閘電路的邏輯擺幅（即高低電平之差）較大，接近電源電壓vdd值。
（2）閾值電壓vth。從cmos非門電壓傳輸特性曲線中看出，輸出高低電平的過渡區很陡，閾值電壓vth約為vdd/2。
（3）抗干擾容限。cmos非門的關門電平voff為0.45vdd，開門電平von為0.55vdd。因此，其高、低電平雜訊容限均達0.45vdd。其他cmos閘電路的雜訊容限一般也大於0.3vdd，電源電壓vdd越大，其抗干擾能力越強。
（4）傳輸延遲與功耗。cmos電路的功耗很小，一般小於1 mw/門，但傳輸延遲較大，一般為幾十ns/門，且與電源電壓有關，電源電壓越高，cmos電路的傳輸延遲越小，功耗越大。前面提到74hc高速cmos系列的工作速度己與ttl系列相當。
（5）扇出係數。因cmos電路有極高的輸入阻抗，故其扇出係數很大，一般額定扇出係數可達50。但必須指出的是，扇出係數是指驅動cmos電路的個數，若就灌電流負載能力和拉電流負載能力而言，cmos電路遠遠低於ttl電路。
cmos邏輯閘電路是在ttl電路問世之後 ，所開發出的第二種廣泛應用的數字整合器件，從發展趨勢來看，由於製造工藝的改進，cmos電路的效能有可能超越ttl而成為佔主導地位的邏輯器件 。cmos電路的工作速度可與ttl相比較，而它的功耗和抗干擾能力則遠優於ttl。此外，幾乎所有的超大規模儲存器件 ，以及pld器件都採用cmos藝製造，且費用較低。 早期生產的cmos閘電路為4000系列 ，隨後發展為4000b系列。當前與ttl相容的cmo器件如74hct系列等可與ttl器件交換使用。
mos管主要引數：1.開啟電壓vt
•開啟電壓（又稱閾值電壓）：使得源極s和漏極d之間開始形成導電溝道所需的柵極電壓；•標準的n溝道mos管，vt約為3～6v；•通過工藝上的改進，可以使mos管的vt值降到2～3v。
2. 直流輸入電阻rgs
•即在柵源極之間加的電壓與柵極電流之比
•這一特性有時以流過柵極的柵流表示
•mos管的rgs可以很容易地超過1010ω。
3. 漏源擊穿電壓bvds
•在vgs=0（增強型）的條件下 ，在增加漏源電壓過程中使id開始劇增時的vds稱為漏源擊穿電壓bvds
•id劇增的原因有下列兩個方面：
（1）漏極附近耗盡層的雪崩擊穿
（2）漏源極間的穿通擊穿
•有些mos管中，其溝道長度較短，不斷增加vds會使漏區的耗盡層一直擴充套件到源區，使溝道長度為零，即產生漏源間的穿通，穿通後源區中的多數載流子，將直接受耗盡層電場的吸引，到達漏區，產生大的id
4. 柵源擊穿電壓bvgs
•在增加柵源電壓過程中，使柵極電流ig由零開始劇增時的vgs，稱為柵源擊穿電壓bvgs。
5. 低頻跨導gm
•在vds為某一固定數值的條件下 ，漏極電流的微變數和引起這個變化的柵源電壓微變數之比稱為跨導
•gm反映了柵源電壓對漏極電流的控制能力
•是表徵mos管放大能力的乙個重要引數
•一般在十分之幾至幾ma/v的範圍內
6. 導通電阻ron
•導通電阻ron說明了vds對id的影響 ，是漏極特性某一點切線的斜率的倒數
•在飽和區，id幾乎不隨vds改變，ron的數值很大 ，一般在幾十千歐到幾百千歐之間
•由於在數位電路中 ，mos管導通時經常工作在vds=0的狀態下，所以這時的導通電阻ron可用原點的ron來近似
•對一般的mos管而言，ron的數值在幾百歐以內
7. 極間電容
•三個電極之間都存在著極間電容：柵源電容cgs 、柵漏電容cgd和漏源電容cds
•cgs和cgd約為1～3pf
•cds約在0.1～1pf之間
8. 低頻雜訊係數nf
•雜訊是由管子內部載流子運動的不規則性所引起的
•由於它的存在，就使乙個放大器即便在沒有訊號輸人時，在輸出端也出現不規則的電壓或電流變化
•雜訊效能的大小通常用雜訊係數nf來表示，它的單位為分貝（db）
•這個數值越小，代表管子所產生的雜訊越小
•低頻雜訊係數是在低頻範圍內測出的雜訊係數
•場效電晶體的雜訊係數約為幾個分貝，它比雙極性三極體的要小
CMOS級邏輯電路實現綜述
第一次寫，自己看的，覺得挺有用的，對較簡單的cmos閘電路，像與非門 p並n串 或非門 p串n並 記憶方面也有幫助。cmos邏輯電路，分兩部分，上拉部分，下拉部分。上拉部分由pmos管電路構成，下拉部分由nmos管電路組成，如下。上下拉，形成互補。由前面的基礎可知，cmos只能實現基本邏輯的非，比如...
組合邏輯電路 時序邏輯電路
邏輯電路根據是否包含記憶元件，分為組合邏輯電路和時序邏輯電路。組合邏輯電路不包含記憶元件，某時間點的輸出 邏輯函式值 僅取決於當時的輸入。含有記憶元件的邏輯電路被稱為時序邏輯電路。在組合邏輯電路中，當前的輸出只取決於當前的輸入。而在時序邏輯電路中，只知道當前的輸入並不足以確定當前的輸出。也就是說，時...
組合邏輯電路和時序邏輯電路
組合邏輯電路可以有若個輸入變數和若干個輸出變數，其每個輸出變數是其輸入的邏輯函式，其每個時刻的輸出變數的狀態僅與當時的輸入變數的狀態有關，與本輸出的原來狀態及輸入的原狀態無關，也就是輸入狀態的變化立即反映在輸出狀態的變化。時序邏輯電路任意時刻的輸出不僅取決於該時刻的輸入，而且還和電路原來的狀態有關。...