1、什麼是同步邏輯和非同步邏輯,同步電路和非同步電路的區別是什麼？
同步邏輯是時鐘之間有固定的因果關係。非同步邏輯是各時鐘之間沒有固定的因果關係。
電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使其子系統同步運作，而非同步電路不使用時鐘脈衝做同步，其子系統是使用特殊的「開始」和「完成」訊號使之同步。
由於非同步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可復用性--因此近年來對非同步電路研究增加快速，**發表數以倍增，而intel pentium 4處理器設計，也開始採用非同步電路設計。v非同步電路主要是組合邏輯電路，用於產生位址解碼器、ｆｉｆｏ或ｒａｍ的讀寫控制訊號脈衝，其邏輯輸出與任何時鐘訊號都沒有關係，解碼輸出產生的毛刺通常是可以監控的。同步電路是由時序電路(暫存器和各種觸發器)和組合邏輯電路構成的電路，其所有操作都是在嚴格的時鐘控制下完成的。這些時序電路共享同乙個時鐘ｃｌｋ，而所有的狀態變化都是在時鐘的上公升沿(或下降沿)完成的。
2、什麼是'線與'邏輯，要實現它，在硬體特性上有什麼具體要求？
線與邏輯是兩個輸出訊號相連可以實現與的功能。在硬體上，要用oc門來實現（漏極或者集電極開路），由於不用oc門可能使灌電流過大，而燒壞邏輯門，同時在輸出埠應加乙個上拉電阻。（線或則是下拉電阻）
3、什麼是setup 和holdup時間,setup和holdup時間區別.
setup/hold time 是測試晶元對輸入訊號和時鐘訊號之間的時間要求。建立時間是指觸發器的時鐘訊號上公升沿到來以前，資料穩定不變的時間。輸入訊號應提前時鐘上公升沿（如上公升沿有效）t時間到達晶元，這個t就是建立時間-setup time.如不滿足setup time,這個資料就不能被這一時鐘打入觸發器，只有在下乙個時鐘上公升沿，資料才能被打入觸發器。保持時間是指觸發器的時鐘訊號上公升沿到來以後，資料穩定不變的時間。如果hold time不夠，資料同樣不能被打入觸發器。
建立時間(setup time)和保持時間（hold time）。建立時間是指在時鐘邊沿前，資料訊號需要保持不變的時間。保持時間是指時鐘跳變邊沿後資料訊號需要保持不變的時間。如果不滿足建立和保持時間的話，那麼dff將不能正確地取樣到資料，將會出現stability的情況。如果資料訊號在時鐘沿觸發前後持續的時間均超過建立和保持時間，那麼超過量就分別被稱為建立時間裕量和保持時間裕量。
4、什麼是競爭與冒險現象？怎樣判斷？如何消除？
在組合邏輯中，由於門的輸入訊號通路中經過了不同的延時，導致到達該門的時間不一致叫競爭。產生毛刺叫冒險。如果布林式中有相反的訊號則可能產生競爭和冒險現象。解決方法：一是新增布林式的消去項，二是在晶元外部加電容。
5、你知道那些常用邏輯電平？ttl與coms電平可以直接互連嗎？
常用邏輯電平：12v，5v，3.3v；ttl和cmos不可以直接互連，由於ttl是在0.3-3.6v之間，而cmos則是有在12v的有在5v的。cmos輸出接到ttl是可以直接互連。ttl接到cmos需要在輸出埠加一上拉電阻接到5v或者12v。cmos的高低電平分別為:vih>=0.7vdd,vil<=0.3vdd;voh>=0.9vdd,vol<=0.1vdd. ttl的為:vih>=2.0v,vil<=0.8v;voh>=2.4v,vol<=0.4v. 用cmos可直接驅動ttl;加上拉後,ttl可驅動cmos.
6、如何解決亞穩態。
亞穩態是指觸發器無法在某個規定時間段內達到乙個可確認的狀態。當乙個觸發器進入亞穩態時，既無法**該單元的輸出電平，也無法**何時輸出才能穩定在某個正確的電平上。在這個穩定期間，觸發器輸出一些中間級電平，或者可能處於振盪狀態，並且這種無用的輸出電平可以沿訊號通道上的各個觸發器級聯式傳播下去。
解決方法：
1 降低系統時鐘
2 用反應更快的ff
3 引入同步機制，防止亞穩態傳播
4 改善時鐘質量，用邊沿變化快速的時鐘訊號
關鍵是器件使用比較好的工藝和時鐘週期的裕量要大。
7、ic設計中同步復位與非同步復位的區別。
同步復位在時鐘沿採復位訊號，完成復位動作。非同步復位不管時鐘，只要復位訊號滿足條件，就完成復位動作。非同步復位對復位訊號要求比較高，不能有毛刺，如果其與時鐘關係不確定，也可能出現亞穩態。
8、moore 與 meeley狀態機的特徵。
moore 狀態機的輸出僅與當前狀態值有關, 且只在時鐘邊沿到來時才會有狀態變化. mealy 狀態機的輸出不僅與當前狀態值有關, 而且與當前輸入值有關。
9、多時域設計中,如何處理訊號跨時域。
不同的時鐘域之間訊號通訊時需要進行同步處理，這樣可以防止新時鐘域中第一級觸發器的亞穩態訊號對下級邏輯造成影響，其中對於單個控制訊號可以用兩級同步器，如電平、邊沿檢測和脈衝，對多位訊號可以用fifo,雙口ram，握手訊號等。
跨時域的訊號要經過同步器同步，防止亞穩態傳播。例如：時鐘域1中的乙個訊號，要送到時鐘域2，那麼在這個訊號送到時鐘域2之前，要先經過時鐘域2的同步器同步後，才能進入時鐘域2。這個同步器就是兩級d觸發器，其時鐘為時鐘域2的時鐘。這樣做是怕時鐘域1中的這個訊號，可能不滿足時鐘域2中觸發器的建立保持時間，而產生亞穩態，因為它們之間沒有必然關係，是非同步的。這樣做只能防止亞穩態傳播，但不能保證採進來的資料的正確性。所以通常只同步很少位數的訊號。比如控制訊號，或位址。當同步的是位址時，一般該位址應採用格雷碼，因為格雷碼每次隻變一位，相當於每次只有乙個同步器在起作用，這樣可以降低出錯概率，象非同步fifo的設計中，比較讀寫位址的大小時，就是用這種方法。 如果兩個時鐘域之間傳送大量的資料，可以用非同步fifo來解決問題。
10、給了reg的setup,hold時間，求中間組合邏輯的delay範圍。
delay < period - setup – hold
11、時鐘週期為t,觸發器d1的暫存器到輸出時間最大為t1max，最小為t1min。組合邏輯電路最大延遲為t2max,最小為t2min。問，觸發器d2的建立時間t3和保持時間應滿足什麼條件。
t3setup>t+t2max,t3hold>t1min+t2min
12、給出某個一般時序電路的圖，有tsetup,tdelay,tck->q,還有 clock的delay,寫出決定最大時鐘的因素，同時給出表示式。
t+tclkdealy>tsetup+tco+tdelay;
thold>tclkdelay+tco+tdelay;
13、說說靜態、動態時序模擬的優缺點。
靜態時序分析是採用窮盡分析方法來提取出整個電路存在的所有時序路徑，計算訊號在這些路徑上的傳播延時，檢查訊號的建立和保持時間是否滿足時序要求，通過對最大路徑延時和最小路徑延時的分析，找出違背時序約束的錯誤。它不需要輸入向量就能窮盡所有的路徑，且執行速度很快、占用記憶體較少，不僅可以對晶元設計進行全面的時序功能檢查，而且還可利用時序分析的結果來優化設計，因此靜態時序分析已經越來越多地被用到數字積體電路設計的驗證中。
動態時序模擬就是通常的**，因為不可能產生完備的測試向量，覆蓋門級網表中的每一條路徑。因此在動態時序分析中，無法暴露一些路徑上可能存在的時序問題；
14、乙個四級的mux,其中第二級訊號為關鍵訊號 如何改善timing。
關鍵：將第二級訊號放到最後輸出一級輸出，同時注意修改片選訊號，保證其優先順序未被修改。
15、為什麼乙個標準的倒相器中p管的寬長比要比n管的寬長比大？
和載流子有關，p管是空穴導電，n管電子導電，電子的遷移率大於空穴，同樣的電場下，n管的電流大於p管，因此要增大p管的寬長比，使之對稱，這樣才能使得兩者上公升時間下降時間相等、高低電平的雜訊容限一樣、充電放電的時間相等
16、latch與register的區別,為什麼現在多用register.行為級描述中latch如何產生的。
latch是電平觸發，register是邊沿觸發，register在同一時鐘邊沿觸發下動作，符合同步電路的設計思想，而latch則屬於非同步電路設計，往往會導致時序分析困難，不適當的應用latch則會大量浪費晶元資源。
17、blocking nonblocking 賦值的區別。
數位電路簡介
數位電路業務是一種直接在電信傳輸網上進行數碼訊號傳送的業務，是基於準同步數字傳輸網路 pdh 同步數字傳輸網路 sdh 等先進光纖數字傳輸技術組建的寬頻核心傳送網路，利用各種新的傳輸技術進行高速數碼訊號傳送的業務。該業務可向使用者提供2mbit s 2.5gbit s各種傳輸速率的全透明電路，為客戶...
數位電路學習
今天開始複習一下數位電路，所使用的教材是 數位電路基礎 閻石，第5版 今天覆習內容有 第一章 數制和碼制 1 幾種常見的數制及其相互轉換 2 二進位制的算術運算 1.反碼，補碼 注 正數的反碼和補碼與原碼一致。負數的補碼等於反碼 1。減去乙個數等於加上這個數的補碼。計算機中的數用補碼表示，因此如果 ...
數位電路實驗
實驗 一 四2輸入端與非門功能測試 一 實驗目的 1 了解與非門各引數的意義 2 熟悉數字邏輯實驗電路板的使用方法 3 了解整合邏輯電路閘電路的使用 二 實驗裝置及器材 1 數字邏輯電路實驗板 1塊 2 cd4011 四2輸入與非門 1塊 3 電源及導線若干 三 實驗原理 本實驗採用cd4011 四...