rs485電路設計（差分傳輸、半雙工)
rs-485是針對uart串列埠的一種介面標準，它定義了序列通訊系統中傳送器和接收器的一系列電氣特性。相比於rs-232，rs-485標準的通訊系統抗干擾能力較強，可實現長距離資料傳輸﹐同時支援多個收發器連線到同乙個通訊網路中。因此，rs-485在工業控制領域以及有類似需求的系統中得到了廣泛的應用。
（1）rs485的電氣特性：邏輯「1」用兩條線之間的電壓差表示為+（2-6）v；邏輯「0」-（2-6）v兩條線之間的電壓差表示。介面訊號電平低於rs232，不易損壞介面電路晶元。此外，介面訊號電平與ttl電平相容，可以很容易地與ttl電路連線。
（2）rs485的最高資料傳輸為10mbps
（3）rs485介面，採用平衡驅動和差分接收相結合的方式，提高了抗共模干擾能力，即工控機良好的抗雜訊干擾能力。
（4）rs485介面的最大傳輸距離為4000英呎，實際可達3000公尺。此外，rs232介面只允許連線匯流排上的乙個收發器，即單站容量。rs485介面允許多達128收發器連線到匯流排。也就是說，它具有多站能力，使使用者可以很容易地建立裝置網路，使用乙個單一的rs485介面。
（5）rs485序列介面具有良好的抗雜訊效能、較長的傳輸距離和多工位效能，是序列介面的首選介面。因為rs485介面構成乙個半雙工網路，一般只有兩條線路，所以rs485介面都是使用遮蔽雙絞線傳輸。rs485介面聯結器採用db-9插頭插座，智慧型終端rs485介面採用db-9（孔），鍵盤介面rs485採用db-9（針）。
參考設計： rs485串列埠部分的原理圖如下圖所示。由於zynq pl側串列埠輸入輸出引腳為ttl電平，用3.3v代表邏輯「1」，0v代表邏輯「0」;而rs-485電平標準採用差分訊號的差值電壓來代表邏輯「0」和「1」。因此當fpga與rs485介面標準的裝置通訊時，需要加電平轉換晶元sp3485.實現 rs485電平與ttl電平的轉換。
由於rs-485為半雙工通訊方式，需要通過使能訊號來控制傳送和接收過程。在下圖中，電平轉換晶元sp3485的2號引腳為低電平接收使能，3號引腳為高電平傳送使能。在這裡我們將兩個引腳連線在一起，只需要通過乙個訊號r$485_de即可控制收發過程:當rs485_de為高電平時，sp3485處於傳送過程;當rs485_de為低電平時，sp3485處於接收過程。4'
ro 就是晶元接收到的資料再由他傳送出去。
對485來說,485是傳送資料，那 fpga就是接收資料。
di就是驅動器輸入，就是fpga發出資料給485的第四個引腳。
下圖為rs232/rs485的選擇介面，由上圖可知，sp3485晶元埠的rs485_rx和 rs485_tx並沒有直接和zynq的引腳相連線，而是連線到開發板的p1口，rs232串列埠和rs485串列埠共用p1口的uart2_tx和uart2_rx，uart2_tx和uart2_rx是直接和fpga的引腳相連線的，這樣的設計方式實現了有限i0的多種復用功能。因此，在做rs485串列埠通訊實驗時，需要使用杜邦線或者跳帽將.rs485_rx和uart2_tx連線在一起，rs485_tx和uart2_rx連線在一起。
1:a和b之間為什麼要加串乙個120歐姆的電阻?
485匯流排通常使用特性阻抗為120q的雙絞線，因此在485匯流排的首尾兩端增加120q終端電阻來避免訊號反射問題。
2:為什麼需要加上下拉電阻?,
根據 rs-485標準，當485匯流排差分電壓大於+200mv時，485收發器輸出高電平;當 485匯流排差分電壓小於-200mv時，485收發器輸出低電平;當485匯流排上的電壓在-200mv～+200mv時，485收發器可能輸出高電平也可能輸出低電平，但一般總處於一種電平狀態，若485收發器的輸出低電平，這對於uart通訊來說是乙個起始位，此時通訊會不正常。v當485匯流排處於開路(485收發器與匯流排斷開）或者空閒狀態(485收發器全部處於接收狀態，匯流排沒有收發器進行驅動）時，485匯流排的差分電壓基本為0，此時匯流排就處於乙個不確定的狀態。同時由於目前485晶元為了提高匯流排上的節點數,輸入阻抗設計的比較高，例如輸入阻抗為1/4單位阻抗或者1/8單位阻抗(單位阻抗為12kq,1/4單位阻抗為48k q),在管腳懸空時容易受到電磁干擾。因此為了防止485匯流排出現上述情況，通常在485匯流排上增加上下拉電阻(通常a接上拉電阻，b匯流排下拉電阻)。若使用隔離rs-485收發模組(例如rsm485pcht)，由於模組內部具有上下拉電阻(對於rsm485pcht，內部上下拉電阻為 24kq)，因此在模組外部一般不需要增加上下拉電阻。
其中，「rs485_rx」網路由zynq輸出的uart2_tx驅動。當uart2_tx為高，即不傳送時，三極體導通，「rd485_de」被拉低，此時sp3485晶元工作在接收狀態，rs485差分匯流排的電平被外部電阻強制拉高,達到了輸出高電平的的狀態。當uart2_tx為低，即開始傳送時，三極體截止，「rd485_de」被拉高，此時sp3485晶元工作在傳送狀態，rs485差分匯流排的電平由 uart2_tx來驅動。這樣就實現了rs485收發狀態的自動控制。
l1為共模電感，共模電感能夠對衰減共模干擾，對單板內部的干擾以及外部的干擾都能抑制，能提高產品的抗干擾能力，同時也能減小通過訊號線對外的輻射，共模電感阻抗選擇範圍為120歐/100mhz ~2200歐/100mhz，典型值選取1000 歐/10omhz ;
//共模電感(common mode choke)，也叫共模扼流圈，常用於電腦的開關電源中過濾共模的電磁干擾訊號。在板卡設計中，共模電感也是起emi濾波的作用，用於抑制高速訊號線產生的電磁波向外輻射發射。ll
c1、c2為濾波電容，給干擾提供低阻抗的回流路徑，能有效減小對外的共模電流以同時對外界干擾能夠濾波;電容籤值選取範圍為22pf~1000pf，典型值選取100pf;若訊號線對金屬外殼有絕緣耐壓要求，那麼差分線對地的兩個濾波電容需要考慮耐壓;
當電路上有多個節點時要考慮降低或去掉濾波電容的值。c3為介面地和數字地之間的跨接電容，典型取值為1000pf，c3容值可根據測試惰況進行調整;
RS485介面定義
1.英式標識為 tda tdb rda rdb gnd 2.美式標識為 y z a b gnd 3.中式標識為 txd a txd b rxd rxd gnd rs485兩線一般定義為 a,b 或 date date 即常說的 485 485 rs485四線一般定義為 y,z,a,b,具體還要根據廠...
RS485介面定義
1.英式標識為 tda tdb rda rdb gnd 2.美式標識為 y z a b gnd 3.中式標識為 txd a txd b rxd rxd gnd rs485兩線一般定義為 a,b 或 date date 即常說的 485 485 rs485四線一般定義為 y,z,a,b,具體還要根據廠...
RS 485介面詳解
二 rs485介面詳解 串列埠是一種介面標準，它規定了介面的電氣標準，簡單說只是物理層的乙個標準。沒有規定介面外掛程式電纜以及使用的協議，所以只要我們使用的介面外掛程式電纜符合串列埠標準就可以在實際中靈活使用，在串列埠介面標準上使用各種協議進行通訊及裝置控制。典型的序列通訊標準是rs232和rs48...