僅初學觸發器，而且僅上了一節課。所以以下內容不一定正確，請多指錯。
r-s觸發器（set/reset trigger）
1. 基本r-s觸發器（與非）
這個講的很好。
特徵方程
特徵方程的直觀理解：輸入向量（s，r），輸出向量（q，
）在cp=1時
即只在輸入為(0,0)時不變，其餘時候輸入什麼輸出什麼。
直觀理解為乙個資訊通道的開關，只在(0,0)時關閉。
即：二維向量
二維向量 , k是開關，在(0,0)時關閉。
對於從cp來的兩條輸入線和s，r兩條線地位相同，由對稱性，所以cp=（0,0）(即cp=0)時也使輸出不變。
但是r-s觸發器還存在空翻現象，所以發明了主從r-s觸發器。
2.主從r-s觸發器（與非）
先擺一張最教科書式的圖。
接下來按之前的理解我們可以把乙個r-s觸發器理解成乙個開關k，那麼主從r-s觸發器就是兩個不同時開或同時關的開關。用箭頭代表資訊的管道。
則主從r-s觸發器就是這樣：輸入二維向量
輸出二維向量。其中
由於cp控制不會同時開或關。
是不是比起簡明多了。
d觸發器
在r-s觸發器中有輸入為（1，1）的非法態。之所以非法是因為仔細分析可以發現從輸入（0，0）轉到（1，1）時會出現輸出迴圈**的現象。d觸發器就是為了解決這個問題而誕生。
很自然想到加個非門這樣就一定不會出現輸入為（1，1）的情況了，這個很容易理解。如下圖。
不過為了生產，使用的門種類和數量越少越好，所以再進一步想。
我們可以發現只有在cp=1且輸入為（1，1）時r-s觸發器才可能有混亂。
而在cp=1時，r-s觸發器的前面的兩個與非門（見圖中紅圈圈出的）就等於非門。如果我們讓r等於s的非那麼一定不會出現（1,1）的情況。
為了讓r等於s的非，我們用綠線（如圖）將r與s非過後相連。
這就是第二種d觸發器，相比上一種減少了門的數量和種類。
j-k觸發器
t觸發器
fpga結構主體 FPGA內部結構
補充說明 實際開發中可以從這四個方面認識fpga的內部結構，分別是 可配置邏輯塊 clb 輸入輸出塊 iob 佈線通道 routing channels 可程式設計開關 psw 實際中，主要用clb用來衡量fpga的可使用資源數。clb主要包含查詢表 lut 和d觸發器，分別組成fpga的組合邏輯單...
FPGA基本工作原理
fpga是在pal gal epld cpld等可程式設計器件的基礎上進一步發展的產物。它是作為asic領域中的一種半定製電路而出現的，即解決了定製電路的不足，又克服了原有可程式設計器件閘電路有限的缺點。由於fpga需要被反覆燒寫，它實現組合邏輯的基本結構不可能像asic那樣通過固定的與非門來完成，...
FPGA時序分析1 FPGA結構
記錄學習，記錄成長 介紹fpga的基本結構並說明fpga如何實現可程式設計功能。為什麼要了解fpga基本結構呢？了解這些後，在進行fpga設計時，可以大概知道電路在fpga上是如何實現的。在進行時序約束或者提高時鐘頻率時，知其然更知其所以然。目錄 1.fpga介紹 2.fpga組成三要素 2.1 c...