前言
觸發器輸入埠的資料在時間視窗內發生變化，會導致時序違例。觸發器的輸出在一段時間內徘徊在乙個中間電平，既不是0也不是1。這段時間稱為決斷時間（resolution time）。經過resolution time之後q端將穩定到0或1上，但是穩定到0或者1，是隨機的，與輸入沒有必然的關係。
觸發器由於物理工藝原因，資料並不是理想化的只要觸發沿時刻不變即可。觸發器有固定的建立時間，保持時間。
後果：會給設計帶來致命的功能故障。
一般來說，訊號是在非同步訊號，跨時鐘域，復位電路中產生亞穩態。
解決方式：
1.單位元訊號：
①採用同步器同步，低速設計打兩拍，高速設計可能需要打三拍。
低速到高速時鐘域，低速訊號一般能被高速時鐘域採到甚至多次。但高速時鐘域到低速時鐘域就不太好辦了：
②閉環解決方案：採用握手反饋訊號，這會導致延時開銷大。
③開環解決方案：把訊號展寬，至少為取樣t的1.5倍。這樣至少能採到一次。
2.多位元訊號：
傳遞多位元訊號，普通同步器就沒啥卵用了，因為多位元訊號偶發資料變化歪斜，導致採到的不一定是正確資料。
①多位元訊號融合：把多位元訊號轉換為單位元訊號，再用同步器同步。
②多週期路徑規劃：資料不需要同步，至需要同時傳遞乙個同步的使能訊號到接收時鐘域即可，使能訊號沒被同步到接收時鐘域並被識別之前資料不被採集。即在訊號某個沿產生同步脈衝指示訊號。
③非同步fifo。
以上。
簡談FPGA學習中亞穩態現象
說起亞穩態，首先我們先來了解一下什麼叫做亞穩態。亞穩態現象 訊號在無關訊號或者非同步時鐘域之間傳輸時導致數字器件失效的一種現象。接下來主要討論在非同步時鐘域之間資料傳輸所產生的亞穩態現象，以及如何降低亞穩態現象發生的概率 只能降低，不能消除 這在fpga設計 尤其是大工程中 是非常重要的。亞穩態的產...
簡談FPGA設計中亞穩態現象
今天和大俠簡單聊一聊fpga設計中亞穩態現象，話不多說，上貨。說起亞穩態，首先我們先來了解一下什麼叫做亞穩態。亞穩態現象 訊號在無關訊號或者非同步時鐘域之間傳輸時導致數字器件失效的一種現象。接下來主要討論在非同步時鐘域之間資料傳輸所產生的亞穩態現象，以及如何降低亞穩態現象發生的概率 只能降低，不能消...
FPGA亞穩態狀態檢測邊沿
如上圖所示，當時鐘上公升沿來的時候，資料恰好改變，這個時候輸出的結果就無法確定是0 1，暫存器會經過一段時間的抖動然後輸出乙個結果 無法確定是正確還是錯誤 通過三個暫存器，資料的抖動會消失，從而得到穩定的資料輸出 資料同樣不確定是否正確 當暫存器抖動之後輸出為0時，如下圖所示，通過兩個暫存器，就可以...