吸電流、拉電流輸出、灌電流輸出
拉即洩，主動輸出電流，從輸出口輸出電流；
灌即充，被動輸入電流，從輸出埠流入；
吸則是主動吸入電流，從輸入埠流入。
吸電流和灌電流就是從晶元外電路通過引腳流入晶元內的電流；區別在於吸收電流是主動的，從晶元輸入端流入的叫吸收電流。灌入電流是被動的，從輸出端流入的叫灌入電流；拉電流是數位電路輸出高電平給負載提供的輸出電流，灌電流時輸出低電平是外部給數位電路的輸入電流。這些實際就是輸入、輸出電流能力。
拉電流輸出對於反向器只能輸出零點幾毫安的電流，用這種方法想驅動二極體發光是不合理的（因發光二極體正常工作電流為5~10ma)。
上、下拉電阻
一、定義
1、上拉就是將不確定的訊號通過乙個電阻嵌位在高電平！「電阻同時起限流作用」！下拉同理！
2、上拉是對器件注入電流，下拉是輸出電流
3、弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分
4、對於非集電極（或漏極）開路輸出型電路（如普通閘電路）提公升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。
二、拉電阻作用
1、一般作單鍵觸發使用時，如果ic本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發後回到原狀態，必須在ic外部另接一電阻。
2、數位電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，具體視設計要求而定！
3、一般說的是i/o埠，有的可以設定，有的不可以設定，有的是內建，有的是需要外接，i/o埠的輸出類似與乙個三極體的c，當c接通過乙個電阻和電源連線在一起的時候，該電阻成為上c拉電阻，也就是說，如果該埠正常時為高電平；c通過乙個電阻和地連線在一起的時候，該電阻稱為下拉電阻，使該埠平時為低電平，作用嗎：比如：「當乙個接有上拉電阻的埠設為輸入狀態時，他的常態就為高電平，用於檢測低電平的輸入」。
4、上拉電阻是用來解決匯流排驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是我們通常所說的灌電流
5、接電阻就是為了防止輸入端懸空
6、減弱外部電流對晶元產生的干擾
7、保護cmos內的保護二極體，一般電流不大於10ma
8、通過上拉或下拉來增加或減小驅動電流
9、改變電平的電位，常用在ttl-cmos匹配
10、在引腳懸空時有確定的狀態
11、增加高電平輸出時的驅動能力。
12、為oc門提供電流
三、上拉電阻應用原則
1、當ttl電路驅動coms電路時，如果ttl電路輸出的高電平低於coms電路的最低高電平（一般為3。5v），這時就需要在ttl的輸出端接上拉電阻，以提高輸出高電平的值。
2、oc閘電路「必須加上拉電阻，才能使用」。
3、為加大輸出引腳的驅動能力，有的微控制器管腳上也常使用上拉電阻。
4、在coms晶元上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供洩荷通路。
5、晶元的管腳加上拉電阻來提高輸出電平，從而提高晶元輸入訊號的雜訊容限增強抗干擾能力。
6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
8、在數位電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。
四、上拉電阻阻值選擇原則
1、從節約功耗及晶元的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點，通常在1k到10k之間選取。對下拉電阻也有類似道理。
對上拉電阻和下拉電阻的選擇應「結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素」：
1。驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。
2。下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。
3。高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。
4。頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成「rc延遲」，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。
下拉電阻的設定的原則和上拉電阻是一樣的。
示例：
oc門輸出高電平時是乙個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每埠不大於100ua，設輸出口驅動電流約500ua，標準工作電壓是5v，輸入口的高低電平門限為0。8v(低於此值為低電平)；2v(高電平門限值)。
選上拉電阻時：500ua x 8。4k= 4。2即選大於8。4k時輸出端能下拉至0。8v以下，此為最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低於0。8v即可。當輸出高電平時，忽略管子的漏電流，兩輸入口需200ua，200ua x15k=3v即上拉電阻壓降為3v，輸出口可達到2v，此阻值為最大阻值，再大就拉不到2v了。選10k可用。【最大壓降/最大電流、最小壓降/最小電流】
coms門的可參考74hc系列設計時管子的漏電流不可忽略，io口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：「輸出高電平時要餵飽後面的輸入口，輸出低電平不要把輸出口喂撐了」（否則多餘的電流餵給了級聯的輸入口，高於低電平門限值就不可靠了）
此外，還應注意以下幾點：
a、要看輸出口驅動的是什麼器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。
b、如果有上拉電阻那它的埠在預設值為高電平，你要控制它必須用低電平才能控制如三態閘電路三極體的集電極，或二極體正極去控制把上拉電阻的電流拉下來成為低電平。反之，
c、尤其用在介面電路中，為了得到確定的電平，一般採用這種方法，以保證正確的電路狀態，以免發生意外，比如，在電機控制中，逆變橋上下橋臂不能直通，如果它們都用同乙個微控制器來驅動，必須設定初始狀態。防止直通!
d、驅動盡量用灌電流。
**：
吸電流 拉電流 灌電流方面的問題
吸電流 拉電流輸出 灌電流輸出 拉即洩，主動輸出電流，從輸出口輸出電流 灌即充，被動輸入電流，從輸出埠流入 吸則是主動吸入電流，從輸入埠流入。吸電流和灌電流就是從晶元外電路通過引腳流入晶元內的電流 區別在於吸收電流是主動的，從晶元輸入端流入的叫吸收電流。灌入電流是被動的，從輸出端流入的叫灌入電流 拉...
拉電流和灌電流
拉電流和灌電流 sun 403 拉電流與灌電流 1 概念 拉電流和灌電流是衡量電路輸出驅動能力 注意 拉 灌都是對輸出端而言的，所以是驅動能力 的引數，這種說法一般用在數位電路中。這裡首先要說明，晶元手冊中的拉 灌電流是乙個引數值，是晶元在實際電路中允許輸出端拉 灌電流的上限值 允許最大值 而下面要...
什麼是灌電流和拉電流？
拉電流和灌電流是衡量電路輸出驅動能力 注意 拉 灌都是對輸出端而言的，所以是驅動能力 的引數，這種說法一般用在數位電路中。由於數位電路的輸出只有高 低 0，1 兩種電平值，高電平輸出時，一般是輸出端對負載提供電流，其提供電流的數值叫 拉電流 低電平輸出時，一般是輸出端要吸收負載的電流，其吸收電流的數...