type out holiday：流片前的一段空閒時間
串列埠通訊，接收頻率是傳送頻率的16倍：取樣倍數為16倍，實際最佳取樣數為n/2，n為樣點的個數，實際8倍，4倍，2倍都可以，保證在資料的中間取樣即可。當然頻率越高，抗干擾能力越強。
intel psg：前身為2023年收購的altera，奧爾特拉。
製程：7nm和28nm對設計來說感知並不強烈，製程的提公升，工作頻率更高，組合邏輯設計餘量可能更高，相對更友好。
first chip manufacture：第一版量產 晶元設計80%採用成熟的設計和ip方案，20%的更新。
小黃鴨除錯法：debug走查**，解釋每一行**的功能作用，對**和設計方案review是很有效的方法
sign off：asic設計一般有兩次，一次是****完成，覆蓋率收集100%完成時，後續**不允許再進行修改，一般認為是第一次sign off，也叫freeze**凍結。後續布局佈線，時序沒有問題後，進入foundry進行流片，稱為第二次sign off。
mpw： multi project wafer多專案晶圓，拼單流片，分擔mask的成本。full mask成本較大，原材料不貴，只要mask的機器貴。幾片石英玻璃，魔都一套房。
cost down：晶元產品為對應中低端市場，對旗艦產品進行cost down 成本削減，降低功能減少元件。
陣列中的冷知識
可能這是一道經典的程式設計題？include using namespace std int main int p int a 1 cout p 1 endl return 0 輸出結果是3。解釋 a 1不是首位址 1，系統會認為加了乙個整個a陣列，偏移了1個陣列a的大小 也就是5個int的大小 所...
IC基礎 五 設計中的復位
一般來說，同步系統，都使用非同步復位。這是因為同步復位的電路實現，比非同步復位的電路實現，要浪費更多電路資源。工程實踐中，確實見過由於未做非同步復位的同步處理，而出現大概率系統宕機現象 復位的作用域是很大的 1.什麼是非同步復位 在帶有復位端的d觸發器中，當reset訊號 復位 有效時，它可以直接驅...
關於合格設計師的30條冷知識
1.用ui框架框架吧！我知道你想做自己的設計，但太多太多的事實告訴我們，對於絕大部分設計師來說，採用某個設計框架或者說是系統 比如最近大熱的md 設計出來的東西會更漂亮，坑會更少，拓展性會更強，你做得輕鬆，程式設計師寶寶開發起來也更歡快，即便不能完全遵守，也需要對規範熟悉。2.少整自己的字元排版規則...