hdl到門級網表轉換之後，編譯器將門級網表轉換並對映到fpga硬體資源中。簡單地說，就是將想法寫入到乙個檔案中，把這個檔案交給編譯器，這樣編譯器就可以參考我們的需求來實現最終的fpga設計，這個檔案就叫使用者約束檔案。
使用者約束檔案包含內容：
1.綜合約束
綜合約束的作用是用來指導編譯器如何將hdl**轉換為門級網表，它主要有三種表現形式：
①編譯器的綜合工具配置選項
②嵌入**中的約束語句
③專門的綜合約束檔案
2.管教約束
①將fpga中的輸入輸出以及雙向埠和fpga晶元的物理i/o管腳之間建立好一一對應的連線關係。
②為每乙個已分配的物理i/o管腳指定特定的介面電平，如lvttl、lvcoms、lvds
3.位置約束
4.時序約束
上述約束除綜合約束以外，都被統稱為布局佈線約束，在門級網表生成之後且後續轉換尚未開始之前完成的
參考文獻
[1]fpga之道/狄超著.一西安:西安交通大學出版社，2014.5
fpga電平約束有什麼作用 FPGA約束的詳細介紹
1 約束的目的 介紹fpga約束原理，理解約束的目的為設計服務，是為了保證設計滿足時序要求，指導fpga工具進行綜合和實現，約束是vivado等工具努力實現的目標。所以首先要設計合理，才可能滿足約束，約束反過來檢查設計能否滿足時序。主要涉及到xilinx vivado xdc約束語法，給出對應的is...
fpga如何約束走線 FPGA時序約束的幾種方法
對自己的設計的實現方式越了解，對自己的設計的時序要求越了解，對目標器件的資源分布和結構越了解，對eda工具執行約束的效果越了解，那麼對設計的時序約束目標就會越清晰，相應地，設計的時序收斂過程就會更可控。從最近一段時間工作和學習的成果中，我總結了如下幾種進行時序約束的方法。按照從易到難的順序排列如下 ...
fpga如何約束走線 FPGA時序約束的6種方法
fpga 時序約束的 種方法對自己的設計的實現方式越了解，對自己的設計的時序要求越了解，對目標器件的資源分布和結構越了解，對 eda工具執行約束的效果越了解，那麼對設計的時序約束目標就會越清晰，相應地，設計的時序收斂過程就會更 可控。下文總結了幾種進行時序約束的方法。按照從易到難的順序排列如下 0....