fpga mysql FPGA的一些瑣碎知識整理

1.生產fpga的廠家有：

altera

xilinx

atcel

lattice

ps:altera和xilinx主要生產一般用途fpga，其主要產品採用sram工藝

actel主要提供非易失性fpga，產品主要基於反熔絲工藝和flash工藝

ps: 熔絲，顧名思義：把絲熔掉，反熔絲技術恰相反，原來斷接的點在燒錄之後，短接上了，這種短接是永久性的！

反熔絲是一次性！！

2.fpga是由存放在片內ram中的程式來設定其工作狀態的，工作時需要對片內的ram進行程式設計，在掉電時fpga變成乙個白片！！

由於lut主要適合sram工藝生產，所以目前大部分fpga都是基於sram工藝的，而sram工藝的晶元在掉電後資訊就會丟失，一定需要外加一片專用配置晶元，在上電的時候，由這個專用配置晶元把資料載入到fpga中，然後fpga就可以正常工作，由於配置時間很短，不會影響系統正常工作。

對此有不同的程式設計配置方法：

並行主模式為一片fpga加一片eprom的方式；

主從模式可以支援一片prom程式設計多片fpga；

序列模式可以採用序列prom程式設計fpga；

外設模式可以將fpga作為微處理器的外設，由微處理器對其程式設計。

3.fpga與cpld的辨別和分類：

將以乘積項結構方式構成邏輯行為的器件稱為cpld；

將以查表法結構方式構成邏輯行為的器件稱為fpga。

4.fpga 內部三個基本的資源：

clb可程式設計邏輯功能塊、iob可程式設計輸出輸入塊、可程式設計內部互連線資源。

5.fpga實現功能的方式：

pld/fpga開發軟體會自動計算邏輯電路的所有可能的結果，並把結果事先寫入ram,這樣，每輸入乙個訊號進行邏輯運算就等於輸入乙個位址進行查表，找出位址對應的內容，然後輸出即可。

a,b,c,d由fpga晶元的管腳輸入後進入可程式設計連線，然後作為位址線連到到lut，lut中已經事先寫入了所有可能的邏輯結果，通過位址查詢到相應的資料然後輸出，這樣組合邏輯就實現了。

1個lab由8個le(最小邏輯單元)組成；乙個le主要由暫存器和lut組成。(look-up-table)

乙個邏輯單元主要由以下部件組成：乙個四輸入的查詢表(lookup table，lut)，乙個可程式設計的暫存器，一條進製鏈，一條暫存器級連鏈。

lut本質上講就是乙個16bit的sram(靜態隨機儲存器)，4個輸入實際上就是sram的位址。其實等同於乙個真值表。(16bit=24,每個輸入有2種可能，即2*2*2*2=16)

靜態ram(sram)速度非常快，只要電源存在內容就不會自動消失。其基本儲存電路為6個mos管組成1位，因此整合度相對較低，功耗也較大。一般高速緩衝儲存器用它組成。

動態ram(dram)的內容在10-3或l0-6秒之後自動消失，因此必須週期性的在內容消失之前進行重新整理。由於它的基本儲存電路由乙個電晶體及乙個電容組成，因此它的整合度高，成本較低，另外耗電也少，但它需要乙個額外的重新整理電路。

*/**於網路/**