rf工程師在設計晶元和天線間的阻抗匹配時是否也遇到過這樣的問題，根據資料手冊的引數進行匹配設計，最後測試發現實際結果和手冊的效能大相徑庭，你是否考慮過為什麼會出現這麼大的差別？還有，匹配除錯過程中不斷的嘗試不同的電容、電感，來回焊接元器件，這樣的除錯方法我們還能改善嗎？
一、理想的匹配
通訊系統的射頻前端一般都需要阻抗匹配來確保系統有效的接收和發射，在工業物聯網的無線通訊系統中，國家對發射功率的大小有嚴格要求，如不高於+20dbm；若不能做到良好的匹配，就會影響系統的通訊距離。
射頻前端最理想的情況就是源端、傳輸線和負載端都是50ω，如圖1。但是這樣的情況一般不存在。即使電路在設計過程中**通過，板廠製作過程中，線寬、傳輸線與地平面間隙和板厚都會存在誤差，一般會預留焊盤除錯使用。
圖1、理想的阻抗匹配
二、造成與晶元手冊推薦電路偏差大的原因？
從事rf電路設計的工程師都有過這樣的經驗，做匹配電路時，根據資料手冊給的s引數、電路拓撲結構、元器件的取值進行設計，最後得到的結果和手冊上的差別很大。這是為什麼呢？
其主要原因是對射頻電路來說，「導線」不再是導線，而是具有特徵阻抗。如圖2所示，射頻傳輸線看成由電阻、電容和電感構成的網路，此時需要用分布引數理論進行分析。
圖2、傳輸線模型
特徵阻抗與訊號線的線寬(w)、線厚(t)、介質層厚度(h)和介質常數(ε)有關。其計算公式如下:
由公式可以知道，特徵阻抗和介質層厚度成正比，可以理解為絕緣厚度越厚，訊號穿過其和接地層形成迴路所遇到的阻力越大，所以阻抗值越大；和介質常數、線寬和線厚成反比。
因為晶元的應用場景不同，雖然電路設計一樣，但是設計的pcb受結構尺寸、器件種類、擺放位置等因素的影響，會導致板材、板厚、佈線的不同，引起特徵阻抗的變化。當我們還是沿用手冊給的引數進行匹配時，並不能做到良好阻抗匹配，自然會出現實際測試的結果與手冊給的結果偏差較大的情況。
雖然我們不能完全照搬晶元手冊電路的所有引數，但可以參考其中的拓撲結構，如π型、t型或者l型等。那接下來我們應該如何除錯那些引數呢？
三、常規的除錯方法
完成pcb設計之後，進入除錯過程，有的工程師對這個過程茫然失措，不知道該如何入手。有的工程師會回到資料手冊，把手冊提供的引數直接焊接到pcb上，通過頻譜儀觀察功率輸出，若不符合期望值；則調整其中的電容和電感，改大或者調小，然後焊回到pcb上，不斷的迭代，直到輸出值符合期望。
這種方法由於無法得知pcb板上分布引數的阻抗，只能不停的焊接更換引數除錯，導致效率很低，而且並不適合除錯接收鏈路的阻抗匹配。
四、是否有更有效的除錯方法？
如果我們能知道pcb板上分布引數的阻抗，就可以通過史密斯圓圖進行有據可循的阻抗匹配，減少無謂的引數嘗試。分布引數的阻抗有兩種方法可以獲得：第一，使用**軟體建模**，但是建立模型需要知道材料、尺寸、結構等條件，其工作量不亞於直接除錯；即使能建立模型，如何保證其準確性也值得考究。第二，使用網路分析儀直接測量，該方法直觀而且結果準確。下面介紹如何通過網分直接得到特徵阻抗。
下圖3是除錯與匹配電路參考圖，由晶元模組、射頻開關和天線組成。把射頻開關輸出端作為50 ω參考點，此處接入網路分析儀分別測量傳輸線到天線的阻抗和傳輸線到晶元埠的阻抗。通過匹配之後，希望從該點往天線方向看進去是50 ω和往晶元方向看進去也是50 ω。選擇這裡作為50 ω參考點主要有兩方面考慮：第一，該處到天線端是接收和發射的共同鏈路，只需要匹配一次，同時把天線對阻抗的影響也考慮了；到晶元端分別是接收和發射鏈路，需要分開匹配；第二，雖然匹配電路次數變多，但是每次匹配元器件數目少了，減少相互間影響，提高匹配效率。
圖3、除錯與匹配參考圖
五、測量分布引數阻抗
測量之前，將網路分析儀進行校準。首先把pcb板上除匹配網路的器件都焊上，然後把阻抗網路的落地元件斷路，串聯元件用0ω電阻短路，如圖4所示。盡量不使用焊錫短路，因為對高頻電路來說，焊錫容易產生寄生效應，影響測量結果。
圖4、焊接除錯器件
進行天線匹配除錯期間，需要斷開同晶元的連線。進行晶元匹配除錯期間，需要斷開同天線匹配組的連線，接收鏈路的匹配和發射鏈路的匹配通過開關切換分別進行除錯。
需要特別注意的是測量發射鏈路的阻抗，一般來說我們只要得到靜態或者小訊號發射的阻抗就能幫助我們完成設計，因為晶元發射時處於線性放大區，得到阻抗後只要微調器件，就能達到最佳的輸出功率。如果需要更準確工作狀態時的輸出阻抗呢？當然也是可以的，這就需要我們加入更多的器件，如圖5。
圖5、測量晶元發射時的s22
在圖5中，被測放大器就是晶元的功率放大器，使其進入最大功率輸出；而測試訊號源則提供乙個反向輸入訊號a2到放大器；放大器輸出端所產生的反射訊號b2 通過定向耦合器被接收機檢測到；b2與a2之比即為放大器的大訊號s22 引數。需要注意兩點：第一，被測晶元和測試訊號源之間需要加定向隔離器，防止大訊號損壞訊號源；第二，晶元輸出頻率和訊號測試頻率要異頻。
具體的除錯步驟如下：
1. 校準網路分析儀，校準到連線到板上的射頻線纜；
2. 通過網路分析儀測量阻抗；
3. 借助史密斯圓圖進行阻抗匹配；
4. 選擇合適的電容和電感焊接到pcb上；
5. 測量無線晶元的輸出和輸入是否滿足要求。
在匹配過程中，選擇元器件一般遵循以下幾個原則：
1.落地電容值不要過大，電容越大，容抗則越小，訊號容易流入gnd。
2.電容、電感值不要過小，因為存在誤差，容值、感值越小，誤差影響越大，影響批次的穩定性。
3.電容、電感選擇常規值，方便替換和備料採購。
阻抗匹配過程中，我們首先要理解資料手冊的引數，找到指導電路設計的依據，如電路拓撲圖、s引數等；在除錯過程中，借助網路分析儀測量實際電路的阻抗，使用史密斯圓圖輔助我們完成設計；最後對電容、電感的選擇也給了參考建議。希望本文能給正在阻抗匹配中的你一些幫助。
選擇排序的另一種思路
在我們上次的選擇迴圈中，我們用了乙個minindex變數來儲存最小值的下標，每次迴圈完畢後用最小值下標的元素與手元素進行交換，遍歷一次，記錄下最值元素所在位置，遍歷結束後，將此最值元素調整到合適的位置。但是我們還有種交換變數的方式，我們可以用待排序陣列中的元素與待排序序列中的首元素比較，如果比待排序...
詳解KMP演算法 另一種思路
這個演算法單純從 理解起來比較費勁.我覺得從思路上理解是非常簡單的.傳統演算法的劣勢很容易察覺.那就是會有重複的匹配過程.我們假定 text為待查文字,pattern 為匹配串.text aaaab pattern ab 按以下傳統演算法.則直到迴圈到最後一次比較.才找到 ab 而前面很多迴圈都是做...
全域性變數的另一種思路
為了程式的可讀性和邏輯性，有時候喜歡用單獨的.h檔案定義所有的全域性變數。有時候我們會想，在grobalpar.h中定義所有的全域性變數，然後其他cpp檔案 include grobalpar.h 就ok了，這種想法大錯特錯！這樣做會出現重複定義的錯誤 提示很多很多變數都重複定義 如下 注意 1 只...