一．ttl定義
ttl積體電路的主要形式為電晶體－電晶體邏輯門(transistor-transistorlogic gate)，ttl大部分都採用5v電源。
輸出高電平》2.4v,輸出低電平<0.4v。在室溫下，一般輸出高電平是3.5v，輸出低電平是0.2v。最小輸入高電平和低電平：輸入高電平》=2.0v，輸入低電平<=0.8v，雜訊容限是0.4v。
因為2.4v與5v之間還有很大空閒，對改善雜訊容限並沒什麼好處，又會白白增大系統功耗，還會影響速度。所以後來就把一部分「砍」掉了。也就是後面的lvttl。
lvttl又分3.3v、2.5v以及更低電壓的lvttl(lowvoltage ttl)。
3.3v lvttl：vcc：3.3v；voh>=2.4v；vol<=0.4v；vih>=2v；vil<=0.8v。
2.5v lvttl：vcc：2.5v；voh>=2.0v；vol<=0.2v；vih>=1.7v；vil<=0.7v。
更低的lvttl不常用。多用在處理器等高速晶元，使用時檢視晶元手冊就ok了。
二．cmos定義
complementarymetal oxide semiconductor pmos+nmos，場效電晶體結構。
vcc：5v；voh>=4.45v；vol<=0.5v；vih>=3.5v；vil<=1.5v。
相對ttl有了更大的雜訊容限，輸入阻抗遠大於ttl輸入阻抗。為了與3.3v lvttl直接互相驅動，出現了lvcmos。
3.3vlvcmos：vcc：3.3v；voh>=3.2v；vol<=0.1v；vih>=2.0v；vil<=0.7v。
2.5v lvcmos：vcc：2.5v；voh>=2v；vol<=0.1v；vih>=1.7v；vil<=0.7v。
三、二者的互連
因為ttl和coms的高低電平的值不一樣，所以互相連線時需要電平的轉換：就是用兩個電阻對電平分壓，沒有什麼高深的東西。
在同樣5v電源電壓情況下，coms電路可以直接驅動ttl，因為cmos的輸出高電平大於2.0v,輸出低電平小於0.8v；而ttl電路則不能直接驅動 cmos電路，ttl的輸出高電平為大於2.4v，如果落在2.4v～3.5v之間，則cmos電路就不能檢測到高電平，低電平小於0.4v滿足要求，所以在ttl電路驅動coms電路時需要加上拉電阻。如果出現不同電壓電源的情況，也可以通過上面的方法進行判斷。
而對於lvttl和lvcoms,對比可見3.3v lvcmos可以和3.3v lvttl或者5v ttl直接互連，2.5v lvcmos也可以和2.5v lvttl直接互連。
如果電路**現3.3v coms電路驅動5v cmos電路的情況，如3.3v微控制器去驅動74hc,這種情況有以下幾種方法解決，最簡單的就是直接將74hc換成74hct的晶元。因為3.3v cmos 可以直接驅動5v的ttl電路；或者加電壓轉換晶元；還有就是把微控制器的i/o口設為開漏，然後加上拉電阻到5v，這種情況下得根據實際情況調整電阻的大小，以保證訊號的上公升沿時間。
四．74系列命名規則
74系列可以說是我們平時接觸的最多的晶元，74系列中分為很多種，而我們平時用得最多的應該是以下幾種：74ls，74hc，74hct這三種，這三種系列在電平方面的區別如下：
名稱 輸入電平 輸出電平
74ls ttl電平 ttl電平
74hc coms電平 coms電平
74hct ttl電平coms電平
五、ttl和coms電路比較
1)ttl電路是電流控制器件，而cmos電路是電壓控制器件。
2)ttl電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大，過衝大。(為什麼？)coms電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。coms電路本身的功耗與輸入訊號的脈衝頻率有關，頻率越高，晶元集越熱，這是正常現象。
六、coms電路的使用注意事項
1)coms電路是電壓控制器件，它的輸入阻抗很大，對干擾訊號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它乙個固定的電平。
2)coms電路的閂鎖效應：
cmos結構內部寄生有可控矽結構，當輸入或輸入管腳高於vcc一定值(比如一些晶元是0.7v)時，電流足夠大的話，內部電流急劇增大，除非切斷電源，電流一直在增大(寄生的三極體處於正偏狀態)，引起閂鎖效應，導致晶元的燒毀。當產生鎖定效應時，coms的內部電流能達到40ma以上，很容易燒毀晶元。
防禦措施： a.在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。
b.晶元的電源輸入端加去耦電路，防止vdd端出現瞬間的高壓。
c.在vdd和外電源之間加限流電阻，即使有大的電流也不讓它進去。
d.當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟coms電路的電源，再開
啟輸入訊號和負載的電源；關閉時，先關閉輸入訊號和負載的電源，再關閉coms電路電源。
3)由於ttl器件內部輸入保護電路中的鉗位二極體電流容量有限，一般為1ma，因此輸入端接低內阻的訊號源時，在輸入端和訊號源之間要串聯限流電阻，使輸入的電流限制在1ma之內。
4)當接長訊號傳輸線時，在coms電路端接匹配電阻。
5)當輸入端接大電容時，應在輸入端和電容間接保護電阻。電阻值為r=v0/1ma.v0是外界電容上的電壓。
6)coms的輸入電流超過1ma，就有可能燒壞coms。(所以上拉一般是10k。)
七、ttl閘電路的輸入負載特性
1)在閘電路輸入端串聯10k電阻後再輸入低電平，輸入端出呈現的是高電平而不是低電平。因為由ttl閘電路的輸入端負載特性可知，只有在輸入端接的串聯電阻小於910歐時，它輸入來的低電平訊號才能被閘電路識別出來，串聯電阻再大的話輸入端就一直呈現高電平。這個一定要注意。coms閘電路就不用考慮這些了。
2)懸空時相當於輸入端接高電平。因為這時可以看作是輸入端接乙個無窮大的電阻。
3)ttl閘電路的輸入端通過一電阻接地，當該電阻小於1kω時，該輸入端相當於接低電平；當該電阻大於幾kω時，該輸入端相當於接高電平。
八、ttl電路有集電極開路oc門，mos管也有和集電極對應的漏極開路的od門，它的輸出就叫做開漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。od門一般作為輸出緩衝/驅動器、電平轉換器以及滿足吸收大負載電流的需要。oc門在截止時有漏電流輸出，那就是漏電流，為什麼有漏電流呢？那是因為當三極體截止的時候，它的基極電流約等於0，但是並不是真正的為0，經過三極體的集電極的電流也就不是真正的0，而是約0。而這個就是漏電流。
cmos和ttl TTL電平和CMOS電平的區別
1.ttl電平 輸出高電平 2.4v,輸出低電平 0.4v。在室溫下，一般輸出高電平是3.5v，輸出低電平是0.2v。最小輸入高電平和低電平 輸入高電平 2.0v，輸入低電平 0.8v，雜訊容限是 0.4v。2.cmos電平 1邏輯電平電壓接近於電源電壓，0邏輯電平接近於0v。而且具有很寬的雜訊容限...
cmos和ttl TTL與CMOS積體電路的區分
2 ttl與cmos積體電路的區分 對型號明確的積體電路，可根據國內 外積體電路的命名方法區分ttl與cmos電路。型號上標有cc4069 cd4011 hd14069等型號的為cmos積體電路，型號上標有ct033 74 的為ttl型積體電路。對型號不明的積體電路，可採用萬用表對其工作電壓或輸出電...
BIOS和CMOS的區別
bios與cmos區別 在日常操作和維護計算機的過程中，常常可以聽到有關bios設定和cmos設定的一些說法，許多人對bios和cmos經常混為一談。本文主要闡述對bios設定和cmos設定在基本概念上的區分與聯絡。bios是什麼?所謂bios，實際上就是微機的基本輸入輸出系統 basic inpu...