使用的是tsmc65nm的工藝，過drc時遇到天線效應報錯a.r.6，查詢工藝手冊並沒有找到什麼解決方法。
然後正好上週日開組會的時候吳老師提到了天線效應的來歷，所以上網找了找資料。決定寫下這篇文章記錄一下。
天線效應的產生粗略的講就是加工過程中有可能會導致金屬表面積累的電荷過多，但又無法形成對地的放電通路，結果很有可能是對柵氧造成破壞。
而且一般來說電晶體越小，連線柵極的金屬線越長就越容易產生天線效應。
(大部分內容來自根據我自己遇到的情況做了一些補充)
由於現代工藝尺寸越來越先進，溝道長度越來越小，antena的問題就越來越受重視。
一般來說有三種方法避免天線效應，其中最常用的一種方法就是跳線法：
通常，我們通過金屬跳線或者在poly-gate旁邊放置足夠面積的diode可以避免天線效應的發生。但是金屬該往上跳還是往下跳呢？
我們都知道做mask的時候是從低層往高層做的。
每一道工序都有諸如平坦化，隔離等，之後肯定會有靜電洩放的操作。從這個角度來說，假如metal3過大有antena的問題，我們用metal4對其跳線。在做metal3的mask時，metal3實際上分開的，只有做到metal4的時候他們才會連起來，而到metal4時，metal3的表面電荷已經由於工藝過程減少很多了；而如果用metal2對其跳線，在做metal3時，metal2和metal3是會相連的，並沒有起到減少電荷的作用。
因此更常用的是向上跳線法。但是向下跳線也會存在，當頂層金屬報天線效應的錯誤時，就只能向下跳線了，而且實際證明也是可以有效的。
第二種方法是在pad處增加對地反向偏置diode，具體的可以參考vcc pad的那個diode是怎麼加的。
在訊號線上加一組buffer，這個方法既可以規避antena，也可以為訊號增加驅動能力。
其實天線效應產生的主要原因是電晶體柵極直接接地或者電源，可以經過tie low和tie high電路分別接到地和電源，從而避免版圖的天線效應。
一般來說command file會定義檢查是否antena metal連到gate-poly上，還有是否面積過大。解決方法我建議是在靠近gate-poly的地方斷開metal用高層metal跳一下，當然這在drc中可能不太好查，所以drc一般規定在發生antena的metal上有乙個n-diode，越靠近transistor越好。
當然也不是連出來的線越細越好，有時候線太細了也會導致天線效應。同時跳線時過孔數目不要太多，也有可能導致天線效應。最保險的方法目前還是覺得加diode。
另外補充一下：柵氧漏電，儘管對功耗不利，但對天線效應是有利的。柵氧漏電可以防止電荷積累達到擊穿。所以，實際上可以看到薄的柵氧較厚柵氧不易發生損壞，因為當柵氧變薄，漏電是指數上公升的，而擊穿電壓是線性下降的。
丁達爾效應產生的原因 丁達爾效應產生的原因是什麼
什麼是丁達爾效應?丁達爾效應的形成原理是什麼?我們生活中利用丁達爾效應都有什麼作用?丁達爾效應的概念 別稱 丁達爾現象 丁澤爾現象 丁澤爾效應.定義 如下圖所示，當一束光線透過膠體,從入射光的垂直方向可以觀察到膠體裡出現的一條光亮的 通路 丁達爾效應的形成原理 光線射向分散系統時，只有一部分光能通過...
丁達爾效應產生的原因 什麼是閂鎖效應
閂鎖效應是由nmos的有源區 p襯底 n阱 pmos的有源區構成的n p n p結構產生的，當其中乙個三極體正偏時，就會構成正反饋形成閂鎖。閂鎖效應是cmos工藝所特有的寄生效應，嚴重會導致電路的失效，甚至燒毀晶元。閂鎖效應是由nmos的有源區 p襯底 n阱 pmos的有源區構成的n p n p結構...
coredump產生的原因
造成程式coredump的原因很多，這裡根據以往的經驗總結一下 1 記憶體訪問越界 a 由於使用錯誤的下標，導致陣列訪問越界 b 搜尋字串時，依靠字串結束符來判斷字串是否結束，但是字串沒有正常的使用結束符 c 使用strcpy,strcat,sprintf,strcmp,strcasecmp等字串操...