1.君正t31原理圖設計注意事項
ddr1) zq：接 240ω 1%電阻到地。
2) vref 做分壓，從 vddmem 分壓取得，分壓電阻為 100k 1%，去耦電容 100nf。
電源1) 電源的高頻阻抗與電源的感應係數有關。在 vddmem,vddcore 和地之間要加多級電容濾波，譬如 10uf+0.1uf+0.01uf，可以增加電容的濾波範圍，減小電源上的高頻阻抗。
2) 如果某個模組在產品中不需要，那麼電源 pin 的磁珠可以省略，但是供電不可以省略。
3）t31 的電源劃分
時鐘t31 需要外接乙個 24mhz 工作時鐘，最大偏差 30ppm 典型電路如下：
jtag debug 介面
t31 jtag 介面符合 ieee1149.1 標準。pc 可通過此介面連線 ice **器。tck、trst 分別作為 jtag 時鐘輸入、復位輸入，建議單板下拉；tdi、tms、tdo 作為資料輸入、模式選擇輸入、資料輸出，建議單板上拉，下拉和上拉電阻建議採用 10k 歐姆。若產品上用不到 jtag 功能，相關管腳可當 gpio 及其他復用功能使用。
dvp/mipi 介面
t31 支援 12 位的 dvp 介面，分布於 gpio 的 pa 組 pa00~pa22，可依據如下方式對接不同sensor：
1) 當 sensor 是 10 位 data 介面時，需要從低位到高位依次連線到 dvp00 到 dvp09。
2) 當 sensor 是 12 位 data 介面時，需要從低位到高位依次連線到 dvp00 到 dvp11。
3) 當 sensor 是 12 位 data 介面時，只引出 sensor 端高 10 位時，需依次從低位到高位連線到dvp00 到 dvp09。
msc介面
t31 支援兩路 msc 介面，若外接 tf 卡，使用 pb 組的 msc0；若外接 sdio wifi 模組，可以使用 pc 組 msc1 介面，或者在不使用網口的情況下，使用網口復用的 msc1。
audio介面
t31 內建 codec 音訊部分支援 1 路模擬輸入和 1 路模擬輸出；模擬輸入支援差分和單端模式；t31 支援一路 i2s 匯流排，分布於 gpio pb 組或者 pc 組，通過 i2s 可外接一顆 audio codec。
2.pcb 設計注意事項
t31 為 0.65 pitch 的 223 管腳的 bga 封裝，pcb 堆疊設計可以採用 4 層結構。建議主晶元相鄰層為主地 gnd 層，這樣主晶元訊號回流路徑最短。如主晶元布局在 top 層，則疊層設定為top-gnd-vcc-bottom。top 層參考 l2，bottom 層參考 l3。疊層結構如下圖：
布局注意事項
1) 滿足 smt 工藝要求。
2) 高熱器件盡量遠離熱敏感器件，如 cpu 盡量布局遠離於 cmos sensor。
3) 注意結構限高位置。
過孔的設定
1) 普通過孔採用 8mil 孔徑、16mil 外環。
2) 地、電過孔採用 12mil 孔徑、24mil 外環。
3) cpu 和 ddr 部分的過孔排列要合理，間距最好不小於 30mil，不能破壞地、電層的迴路。
劍指T31 棧的壓入 彈出序列
題目 輸入兩個整數序列，第乙個序列表示棧的壓入順序，請判斷第二個序列是否為該棧的彈出順序。假設壓入棧的所有數字均不相等。例如序列1,2,3,4,5是某棧的壓入順序，序列4，5,3,2,1是該壓棧序列對應的乙個彈出序列，但4,3,5,1,2就不可能是該壓棧序列的彈出序列。注意 這兩個序列的長度是相等的...