4位快速加法器設計 基本加減法運算器設計

基本的算邏運算部件——全加器

輸入端3個:ai，bi——本位運算元ci-1——低位來的進製輸出端2個:si——本位和ci——本位向高位的進製

序列加法器中，只有乙個全加器，資料逐位序列送入加法器進行運算；並行加法器則由多個全加器組成，其位數的多少取決於機器的字長，資料的各位同時運算。

•並行加法器可同時對資料的各位相加，但存在著乙個加法的最長運算時間問題。這是因為雖然運算元的各位是同時提供的，但低位運算所產生的進製會影響高位的運算結果。

•，而每個全加器並行加法器的最長運算時間主要是由進製訊號的傳遞時間決定的本身的求和延遲只是次要因素。

提高並行加法器速度的關鍵是盡量加快進製產生和傳遞的速度

並行加法器：

進製的產生和傳遞：

並行加法器中的每乙個全加器都有乙個從低位送來的進製輸入和乙個傳送給高位的進製輸出。每一位的進製表示式為：

ci=aibi+(ai⊕bi)ci-1

∴進製表示式 ci=gi+pici-1

其中：gi=aibi為進製產生函式

pi=ai⊕bi為進製傳遞函式

（1）序列進製鏈

其中：c1=g1+p1c0

c2=g2+p2c1

┇

cn=gn+pncn-1

分析：

序列進製的並行加法器的總延遲時間與字長成正比，字長越長，總延遲時間就越長。

假定，將一級「與門」、「或門」的延遲時間定為ty，從上述公式中可看出，每一級全加器的進製延遲時間為2ty。

在字長為n位的情況下，若不考慮gi、pi的形成時間，從c0→cn的最長延遲時間為2nty（設c0為加法器最低位的進製輸入，cn為加法器最高位的進製輸出）

c1=g1+pc0

c2=g2+p2c1=g2+p2g1+p2p1c0

c3=g3+p3c2=g3+p3g2+p3p2g1+p3p2p1c0

c4=g4+p4c3=g4+p4g3+p4p3g2+p4p3p2g1

+p4p3p2p1c0

分析：

這種進製方式是快速的，若不考慮gi、pi的形成時間，從c0→cn的最長延遲時間僅為2ty，而與字長無關。

但是隨著加法器位數的增加，ci的邏輯表示式會變得越來越長，輸入變數會越來越多，這會使電路結構變得很複雜，所以完全採用並行進製是不現實的。

以16位加法器為例，可分為4組，每組4位。第一小組組內的進製邏輯函式c1、c2、c3、c4的表示式與前述相同，它們是同時產生的，實現上述進製邏輯函式的電路稱之為4位先行進製電路cla，其延遲時間是2ty。

利用這種4位的cla電路以及進製產生/傳遞電路和求和電路可以構成4位的cla加法器。用4個這樣的cla加法器，很容易構成16位的單級先行進製加法器。

16位單級先行進製時間圖

②多級先行進製方式（組內並行、組間並行）

仍以字長為16位的加法器作為例子，分析兩級先行進製加法器的設計方法。

第一小組的進製輸出c4可以變成兩個與項相或：

c4=g4+p4g3+p4p3g2+p4p3p2g1+p4p3p2p1c0 = g1*+p1*c0

其中：g1*=g4+p4g3+p4p3g2+p4p3p2g1

p1*=p4p3p2p1

gi*稱為組進製產生函式

pi*稱為組進製傳遞函式

依次類推，可以得到：

16位兩級先行進製加法器

成組先行進製電路bcla，其延遲時間是2ty。

利用這種4位的bcla電路以及進製產生/傳遞電路和求和電路可以構成4位的bcla加法器。16位的兩級先行進製加法器可由4個bcla加法器和1個cla電路組成。

進製產生和傳遞過程分3步

（1）若不考慮gi、pi的形成時間，c0經過2ty產生第一小組的c1、c2、c3及所有組進製產生函式gi*和組進製傳遞函式pi*；

（2）再經過2ty，由cla電路產生c4、c8、c12、c16；

（3）再經過2ty後，才能產生第

二、三、四小組內的c5～c7、c9～c11、c13～c15。

此時加法器的最長進製延遲時間是6ty。

16位兩級先行進製時間圖

4 利用邏輯門實現加法器和減法器

首先給大家分享乙個巨牛巨牛的人工智慧教程，是我無意中發現的。教程不僅零基礎，通俗易懂，而且非常風趣幽默，還時不時有內涵段子，像看 一樣，哈哈 我正在學習中，覺得太牛了，所以分享給大家！點這裡可以跳轉到教程 了解了門，我們就可以做一些實際應用了，計算機的主要目的是計算，而門可以用於計算，所以可以說計算...

4位序列進製加法器 與 4位序列借位減法器

4位序列進製加法器 全加器的演算法為 s x y c in c out x y x c in y c in 對應的verilog 為 module adder 4bits a,b,c in,s out,c out input 3 0 a input 3 0 b input c in output 3...

實驗九 8位硬體加法器的設計

module key led clock,key,led,hex,bin,seg,dig,ledin,data input clock 系統時鐘 48mhz input 7 0 key 按鍵輸入 key1 key8 output 7 0 led led輸出 led1 led8 output 15 0...