計
不定項選擇
1.關於狀態機編碼，如下描述中正確的是（）
【a】狀態編碼用parameter定義
【b】狀態機必須有default態
【c】用組合邏輯和時序邏輯分離的風格描述fsm
【d】用case語句描述狀態的轉移
解析：狀態機一般需要定義default態，但是對於case狀態完全的狀態機，可以不用default態，所以b錯誤；其他選項均正確。
正確答案：acd
2.業界常用的驗證方法學有（）
【a】systemc
【b】uvm
【c】systemverilog
【d】vmm
解析：業界常用的驗證方法學有vmm（verification methodology manual）、ovm（openverification methodology）和uvm（universal verification methodology）；systemc和systemverilog不是驗證方法學，是語言！
正確答案：bd
3.邏輯電路的動態功耗一般跟以下哪個因素相關（）
【a】電壓
【b】頻率
【c】工藝
【d】工作溫度
解析；動態功耗=開關功耗+短路功耗；開關功耗=clvdd
2f,其中cl為負載電容，vdd為電源電壓，f為翻轉頻率（翻轉率*頻率），顯然，電壓、頻率與開關功耗有關；短路功耗=tscvddipeakf,其中tsc代表短路狀態的時間，ipeak代表短路狀態時的電流，工藝和工作溫度會影響電晶體的效能，進而影響短路狀態時的電流和短路狀態的時間，所以會影響短路功耗。所以，電壓、頻率、工藝、工作溫度都會影響動態功耗！
正確答案：abcd
4.下列哪些項是非同步處理需要考慮的因素（）
【a】非同步訊號的電平或脈衝特性
【b】非同步訊號是不是匯流排
【c】兩個非同步時鐘時間的頻率關係
【d】非同步訊號是不是暫存器輸出
解析：非同步處理，對於單位元資料，如果是電平訊號，可以用多級觸發器來實現跨時鐘域；如果是脈衝訊號（必須由暫存器輸出），則（1）慢時鐘域到快時鐘域，先用多級觸發器進行同步，再用邊沿檢測電路即可得到相應的脈衝訊號（2）快時鐘域到慢時鐘域，先將脈衝訊號展寬，再同步到慢時鐘域，再用邊沿檢測將訊號轉化為脈衝訊號。
參考：
【a】效能
【b】無充分理由的揣測
【c】偶然的設計失誤
【d】可測性
【e】功能
解析：驗證空間是乙個無限集合，我們不可能細化到所有的元素，這就需要我們在分解時重視一些主要的關注點，同時忽略掉一些不必要的非關注點，測試點主要關注：
a)功能的正確；
b)功能、效能點的覆蓋；
c)發現設計錯誤；
d)邊界點，錯誤值；
e)對組合輸入的處理考慮不周的地方；
f)根據經驗普遍容易存在問題的地方：fifo、狀態機；
g)測試點需要關注各種條件的組合和條件序列；
測試點不關注：
a）偶然的設計失誤；
b）無充分道理的揣測；
參考：基於system+verilo**mm的**環境設計及其應用- 道客巴巴 (doc88.com)華為2019數字晶元崗筆試解析二（單選第一部分）
1.表示任意兩位無符號十進位制數需要 位二進位制數 a 6 b 8 c 7 d 5 解析 最大的兩位無符號十進位制數是99，介於26 1和27 1之間，需要用7位二進數表示。正確答案 c 2.時間尺度定義為 timescale 10ns 100ps，選擇正確答案 a 時間精度10ns b 時間精度1...
華為2019數字晶元崗筆試解析二（單選第二部分）
計 11.多bit匯流排訊號可以通過格雷碼轉換進行非同步處理，例如 8bit的資料匯流排進行格雷碼轉換，然後通過雙觸發器法實現非同步處理 a 正確 b 錯誤 解析 注意這題用的詞是 可以 多bit訊號是可以通過轉換成格雷碼然後打拍進行跨時鐘域的，比如非同步fifo的位址跨時鐘域，利用了相鄰的兩個位址...
華為2019校招筆試
示例2 示例 常用的邏輯運算有and 表示為 or 表示為 not 表示為 他們的邏輯是 1 1 1 1 0 0 0 1 0 0 0 0 1 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0其中，他們的優先關係為 not and or 例如 a b c 實際是 a b c a b c d ...