1）verilog簡介
2）vhdl簡介
3）計數器verilog編碼
4）計數器vhdl編碼
5）本節結語
verilog hdl是一種硬體描述語言，以文字形式來描述數字系統硬體的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表示式，還可以表示數字邏輯系統所完成的邏輯功能。 verilog hdl和vhdl是世界上最流行的兩種硬體描述語言，都是在20世紀80年代中期開發出來的。前者由gateway design automation公司（該公司於2023年被cadence公司收購）開發。兩種hdl均為ieee標準。
verilog hdl是一種硬體描述語言，用於從演算法級、門級到開關級的多種抽象設計層次的數字系統建模。被建模的數字系統物件的複雜性可以介於簡單的門和完整的電子數字系統之間。數字系統能夠按層次描述，並可在相同描述中顯式地進行時序建模。
verilog hdl 語言具有下述描述能力：設計的行為特性、設計的資料流特性、設計的結構組成以及包含響應監控和設計驗證方面的時延和波形產生機制。所有這些都使用同一種建模語言。此外，verilog hdl語言提供了程式設計
Thread與Runnable兩種多執行緒方式
class mythread extends thread mythread string name 測試 run與start執行方式的區別 mythread m1 new mythread micro mythread m2 new mythread xiaoma m1.start 啟動新執行緒，...
注釋 HEX與BIN兩種格式
簡單介紹一下這2種檔案格式的區別 4 hex檔案和bin檔案大小有區別 hex檔案是用ascii來表示二進位制的數值。例如一般8 bit的二進位制數值0x3f，用ascii來表示就需要分別表示字元 3 和字元 f 每個字元需要乙個byte，所以hex檔案需要 2倍的空間。對乙個bin檔案而言，你檢視...
ActiveMQ 兩種模式與持久化
兩種模式 point to point destination queue 生產者先推送訊息到訊息中心，消費者讀取訊息消費 每個訊息只能有乙個消費者 publish and subscribe destination topic 訂閱者先向訊息中心訂閱topic，發布者推送訊息到訊息中心，每個訂閱者...