數字電子技術 邏輯代數與EDA技術的基礎知識

2021-10-10 08:15:38 字數 2603 閱讀 3226

一、進製轉換

任意進製數(n進製)展開式的普通表示式:

d =∑

kini

d= \sum k_in^

d=∑ki​

ni進製轉換詳情

1.1 常見的幾種編碼

1.1.1 十進位制**

說明:餘三碼:由8421bcd碼加上0011形成的一種無權碼,即其值比原值大3。

2421碼:從左到右,第一位權值為2,第二位的權值為4,第三位的權值為2,第四位的權值為1。

5211碼:從左到右,第一位權值為5,第二位的權值為2,第三位的權值為1,第四位的權值為1。

餘三迴圈碼:從三開始計數。

1.1.2 格雷碼

特點:1.每一位的狀態變化都按一定的順序迴圈。

2.編碼順序依次變化,按表中順序變化時,相鄰**只有一位改變狀態。

應用:減少過渡雜訊

二、邏輯代數的基本概念、公式和定理

2.1 基本邏輯運算

在邏輯代數中,基本邏輯運算有與、或、非三種。常見的邏輯運算時與非、或非、與或非、異或等。

2.2 三種邏輯關係

2.2.1 與邏輯關係

y =a

⋅by= a\cdot b

y=a⋅

b2.2.2 或邏輯關係

y =a

+by = a + b

y=a+

b2.2.3 非邏輯關係

y =a

ˉy = \bar

y=aˉ

如果此處還有疑問,可以嘗試畫真值表來進一步理解。

2.2.1~2.2.3為邏輯表示式,a、b為輸入邏輯變數,y為輸出邏輯變數。字母上面無反號的稱為原變數,有反號的稱為反變數。

2.3 常用的邏輯運算

(1)與非運算

y =a

⋅b‾y = \overline

y=a⋅

b(2)非運算

y =a

+b‾y = \overline

y=a+b​

(3)與或非運算

y =a

⋅b+c

⋅d‾y = \overline

y=a⋅b+

c⋅d​

(4)異或運算

y =a

ˉ⋅b+

a⋅bˉ

=a⊕b

y = \bar\cdot b + a \cdot \bar = a \oplus b

y=aˉ⋅b

+a⋅b

ˉ=a⊕

b2.4 部分公式

a +a

ˉ=1(

a⋅b)

=a⋅(

b⋅c)

a⋅(a

⋅b)=

a⋅b+

a⋅ca

+b⋅c

=(a+

b)⋅(

a+c)

\begin a + \bar &=1 \\ (a\cdot b) &= a\cdot \\ a \cdot(a\cdot b) &=a \cdot b+a\cdot c \\ a + b \cdot c &= (a+b)\cdot (a+c) \end

a+aˉ(a

⋅b)a

⋅(a⋅

b)a+

b⋅c​

=1=a

⋅(b⋅

c)=a

⋅b+a

⋅c=(

a+b)

⋅(a+

c)​2.4.1 德摩·根定理

a ⋅b

‾=aˉ

+bˉa

+b‾=

aˉ⋅b

\begin \overline &= \bar+\bar \\ \overline &= \bar \cdot \end

a⋅ba+b

​​=a

ˉ+bˉ

=aˉ⋅

b​2.4.1 還原定理

a ‾‾

=a\overline} =a

a=a三、兩個重要規則

3.1 代入原則

如果等式兩邊所有出現某一變數的地方,都代之以乙個函式,則等式仍然成立,這個規則稱為代入規則。

3.2 反演規則

對於任意乙個函式表示式y,如果將y中所有的「·」換成「+」,將「+」換成「·」;「0」換成「1」,「1」換成「0」;原變數換成反變數,反變數換成原變數,這個規則稱為反演規則。

四、邏輯函式的化簡方法

4.1 公式化簡

4.2 卡諾圖化簡

以2n個小方塊分別代表 n 變數的所有最小項,並將它們排列成矩陣,而且使幾何位置相鄰的兩個最小項在邏輯上也是相鄰的(只有乙個變數不同),就得到表示n變數全部最小項的卡諾圖。

數字電子技術基礎

2.4.4具有約束的邏輯函式的化簡 1.產生原因 在實際的邏輯命題中,常常會由於外部條件的限制,輸入變數的某些取值組合根本就不會出現,即有些輸入變數的組合所對應的函式值既不是邏輯1也不是邏輯0.例如 a b c中有的某些取值組合按實際規定不會出現,這說明a b c之間有一定的制約關係,因此稱這三個變...

數字電子技術 複習筆記

數字電子技術 緒論 數字量和模擬量 數字量 該物理量的變化在時間上和數量上都是不連續的。首先它們隨時間的變化不是連續發生的,總是發生在一些離散的瞬間 其次,每次變化時數量大小的改變都是某個最小數量單位的整數倍,而小於這個最小數量單位的數值沒有任何物理意義。我們把這一類物理量叫做數字量,同時把表示數字...

數字電子技術實驗作業 4

1.單選題 組合邏輯電路中產生競爭冒險的原因是?a.電路沒有最簡化 b.時延 c.電路有多個輸出。d.邏輯門的型別不同。您的答案 b 2.單選題 下列表示式不存在競爭冒險的有?a.b.c.d.您的答案 a 3.單選題 以下不能消除競爭冒險的方法是 a.修改邏輯設計。b.濾波電容。c.選用不同型別邏輯...