常見電平標準
3.cmos電平標準
4.lvcoms電平標準
5.rs232
6.rs485
7.can匯流排電平
概述：數字系統之間如果需要通訊，就必須遵循相同的雙閾值電平判定標準(什麼條件時為1，什麼條件時為0)，以下介紹常見的電平標準。
ttl(transistor-transistor logic)，電晶體-電晶體邏輯電平。
工作於ttl介面標準下的數位電路，其內部的有源器件的標準電源供給應為5v。輸出輸入如下：
輸入邏輯1 的電壓要求為大於或等於2.0v，邏輯0 的電壓要求為小於或等於0.8v
輸出邏輯1 的電壓要求為大於或等於2.4v，邏輯0 的電壓要求為小於或等於0.5v
對於輸出、輸入端的電壓要求，可以看出輸出端的電壓輸出要求要比輸入端的雙閾值判定標準更加嚴格，這樣做主要是考慮到雜訊的干擾以及電訊號在輸出與輸入間的傳輸速度，從而讓雙閾值判定更加可靠，下同。
由於2.4v到5v之間還有很大空間，這對改善雜訊干擾並沒有明顯的提高，而且會增加系統的功耗，並且由於數字邏輯1、0之間電平相差較大，還會影響到數位電路的響應速度。所以產生了lvttl-low voltage transistor-transistor logic，即低壓ttl電平標準。lvttl又有lvttl3v3和lvttl2v5：
內部有源器件的標準電源供給為3.3v，如我們常用的部分微控制器，輸出、輸入情況如下：
輸入邏輯1 的電壓要求為大於或等於2.0v，邏輯0 的電壓要求為小於或等於0.8v
輸出邏輯1 的電壓要求為大於或等於2.4v，邏輯0 的電壓要求為小於或等於0.4v
內部有源器件的標準電源供給為2.5v，輸出、輸入情況如下：
輸入邏輯1 的電壓要求為大於或等於1.7v，邏輯0 的電壓要求為小於或等於0.7v
輸出邏輯1 的電壓要求為大於或等於2.0v，邏輯0 的電壓要求為小於或等於0.2v
cmos(complementary metal oxide semiconductor)，這種介面電平標準初衷是用於基於cmos、pmos組成的mos管結構的數字系統之間的。工作於cmos介面標準下的數位電路，其內部有源器件電源供給為5v，輸入輸出如下：
輸入邏輯1 的電壓要求為大於或等於1.45v，邏輯0 的電壓要求為小於或等於0.5v
輸出邏輯1 的電壓要求為大於或等於3.5v，邏輯0 的電壓要求為小於或等於1.5v
coms與ttl介面相比，有了更大的雜訊容限，並且其輸入阻抗也遠大於ttl輸入阻抗。
同ttl一樣，鑑於功耗和響應速度的考慮，cmos也同樣衍生出了lvcoms介面標準，並且由於coms管相對於三極體的導通門限更加低，因此lvcoms比lvttl更容易使用較低的電壓進行通訊。
內部有源器件的標準電源供給為vcc=3.3v
輸入邏輯1 的電壓要求為大於或等於2.0v，邏輯0 的電壓要求為小於或等於0.7v
輸出邏輯1 的電壓要求為大於或等於3.2v，邏輯0 的電壓要求為小於或等於0.4v
內部有源器件的標準電源供給為vcc=2.5v
輸入邏輯1 的電壓要求為大於或等於1.7v，邏輯0 的電壓要求為小於或等於0.7v
輸出邏輯1 的電壓要求為大於或等於2.0v，邏輯0 的電壓要求為小於或等於0.4v
內部有源器件的標準電源供給為vcc=1.8v，當然這是由一定容忍度的，與之前介紹的電平標準不同，這個容忍度會影響它的輸入輸出情況：
輸入邏輯1 的電壓要求為大於或等於0.65倍的vcc，邏輯0 的電壓要求為小於或等於0.35倍的vcc
輸出邏輯1 的電壓要求為大於或等於vcc-0.45v，邏輯0 的電壓要求為小於或等於0.45v
如果vcc精確為1.8v：
輸入邏輯1 的電壓要求為大於或等於1.17v，邏輯0 的電壓要求為小於或等於0.63v
輸出邏輯1 的電壓要求為大於或等於1.35v，邏輯0 的電壓要求為小於或等於0.45v
內部有源器件的標準電源供給為vcc=1.5v
輸入邏輯1 的電壓要求為大於或等於0.65倍的vcc，邏輯0 的電壓要求為小於或等於0.35倍的vcc
輸出lvcoms1v5沒有明確要求，但是肯定是邏輯1越接近vcc越好，邏輯0越接近0v越好
如果vcc精確為1.5v：
輸入邏輯1 的電壓要求為大於或等於0.975v，邏輯0 的電壓要求為小於或等於0.525v
輸出lvcoms1v5沒有明確要求，但是肯定是邏輯1越接近vcc越好，邏輯0越接近0v越好
內部有源器件的標準電源供給為vcc=1.2v
輸入邏輯1 的電壓要求為大於或等於0.65倍的vcc，邏輯0 的電壓要求為小於或等於0.35倍的vcc
輸出lvcoms1v2沒有明確要求，但是肯定是邏輯1越接近vcc越好，邏輯0越接近0v越好
如果vcc精確為1.2v：
輸入邏輯1 的電壓要求為大於或等於0.78v，邏輯0 的電壓要求為小於或等於0.42v
輸出lvcoms1v2沒有明確要求，但是肯定是邏輯1越接近vcc越好，邏輯0越接近0v越好
rs232匯流排標準共設有25條訊號線，rs232的標準電源供給為±12v或±15v
邏輯1-15~3v
邏輯03~15v
rs485採用差分的形式來傳遞資訊的，因此抗干擾要優於rs232。
邏輯1兩線之間的電壓差要求為2~6v之間
邏輯0兩線之間的電壓差要求為-6~-2v之間
can匯流排電平基礎電平為2.5v,上到3.5v，下到1.5v。
邏輯1 (隱性)
can_h與can_l之間的電平差為2v
邏輯0 (顯性)
can_h與can_l之間的電平差為0v
FPGA學習筆記（一） 初識FPGA
該隨筆中部分內容 自小梅哥 fpga field programmable gate array，現場可程式設計門陣列 正如其名，fpga內部有大量的可程式設計邏輯功能塊，使用verilog hdl 硬體描述語言 實現設計。玩過微控制器的小夥伴剛接觸fpga可能會有點困惑，其實fpga與微控制器最大...
FPGA學習瑣碎筆記（一）
一 fpga硬體組成 1 cpu 處理器 fpga的高階處理器主要由xilinx 被amd收購 與altera 被intel收購 兩家製作。fpga的低端處理器製造廠商有紫光 復旦微 高雲等。其最小資源為clb，clb的數量決定了該fpga晶元的資源大小。其外部晶振輸入頻率一般為50mhz，經過倍頻...
FPGA軟硬協同設計學習筆記及基礎知識（一）
一 fpga軟體硬體協同定義 軟體 一般以軟體語言來描述，類似arm處理器的嵌入式設計。硬體定義如fpga，裡面資源有限但可重配置性有許多優點，新的有動態可充配置技術。xilinx開發了部分動態可重配置技術，它可以只針對需要變化的fpga邏輯完成重配置而保持其他部分fpga正常工作。在汽車電子應用中...