1、marketing request（有市場需求）
2、architecture spec（編寫架構文件）
3、algorithm emulation（做演算法模型，評估下哪些可行，軟體c/c++/matlab）
4、design spec（得到設計文件）
5、rtl coding（設計**）
6、ip level rtl simulation（做ip級的**，eda工具：synospsys公司的vcs、mentor公司的questasim，cadence公司的incisive，指令碼makefile）
7、unit/chip level rtl simulation（做單元、片級**）
8、logic synthesis（邏輯綜合，邏輯綜合工具有cadence公司的genus、synopsys公司的design、compiler公司的dc），得到netlist（網表）
9、gate level verification
10、等價性檢查，形式驗證，驗證rtl與網表功能是否存在等價性，工具：candence公司的conformal和synopsys公司的formaility，等價性檢查主要是驗證網表功能與rtl**是否存在等價性。
11、sta（靜態時序分析），在時序上對電路進行驗證，檢查電路是否存在建立時間（setupt ime）和保持時間（hold time）的違例（violation）
12、dft（design for test）測試，在設計的時候，會額外加一些電路，專門用來對想測試的點做邏輯結構，通過功能引角對這些暫存器訊號觀察，這部分跟功能沒有關係的**叫dft，dft只是方便晶元回來進行外部測試。
--------------------------上面就是晶元設計前端工作，下面就是後端設計-----------------------------
13、版圖生成，自動布局佈線（apr：auto place & routing），自動布局佈線工具：cadence公司的innovus，synopsys公司的ic compiler（icc）
14、時鐘樹插入，保證時鐘到達暫存器的時間是一樣的。
15、drc/lvs，design rule check：檢查是否滿足電路特性要求（延遲、電容等），lvs：等價性檢查
16、post-layout sta
17、生成最終gsdⅱ，然後去流片。
ASIC設計流程
asic 設計流程 專案策劃 形成專案任務書 專案進度，週期管理等 流程 市場需求 調研 可行性研究 論證 決策 任務書 系統說明及行為描述 確定設計物件和目標，進一步明確晶元功能 內外部效能要求，引數指標 論證各種可行方案，選擇最佳方式，加工廠家，工藝水準。系統說明是晶元設計到邏輯和布局的第一步。...
ASIC開發設計流程
zz asic開發設計流程 1.使用語言 vhdl verilog hdl 2.各階段典型軟體介紹 a 輸入工具 summit summit 公司 b 工具 vcs,vss synopsys 公司 c 綜合器 designcompile,bc compile synopsys 公司 d 布局佈線工具...
ASIC開發設計流程
asic開發設計流程 1.使用語言 vhdl verilog hdl 2.各階段典型軟體介紹 a 輸入工具 summit summit 公司 b 工具 vcs,vss synopsys 公司 c 綜合器 designcompile,bc compile synopsys 公司 d 布局佈線工具 dr...