最近突然發現乙個現象，nmos管開啟過程中，vgs的上公升沿波形有一段小台階，或者說小回勾，時間為納秒級，回勾出現的位置要比vth稍微高一點，如下圖所示：
開始就沒想過這東西可能是公尺勒平台，以為是反射，但是在訊號末端這個反射點位置好像不太對，調節串阻並不能消除這個回勾，甚至變得更寬，覺得這東西應該就是公尺勒平台了。
還是有點不太信，翻了下datasheet（bss123），有些mos管的datasheet會把這個過程貼出來。
所以，回顧一下公尺勒平台吧。
幾張圖就能解釋：
cgd，cgs，cds為mos管的寄生電容（實際上任何兩極之間都可以存在寄生電容，理論上講，寄生電容和電感是影響cmos電路效能的主要因素）。
一般手冊裡面不會直接寫cgd、cgs、cds這幾個引數，而是用ciss、coss、crss這幾個引數代替（有些甚至連這幾個引數都不寫出來，乙份詳細全面的datasheet是做**件設計的關鍵，畢竟簡單器件還好，幾百上千pin的器件估計就只有晶元設計者自己會用了）。
下面看一下這幾個電容引數有啥作用：
ciss，輸入電容，ds短接後測得，由cgs和cgd併聯得到，即cgs+cgd，想要開啟mos管首先得對這兩個電容充電，影響mos管開啟時間的最直接因素；
coss，輸出電容，gs短接後測得，由cds和cgd併聯得到，即cds+cgd；
crss，反向傳輸電容，在s接地的情況下，測得的d和g之間的電容為反向傳輸電容，即cgd，該電容也叫公尺勒電容。
這三個電容是會隨著vds的增加而減小的，特別是crss和coss，如下圖所示：
輸出特性
轉移特性
截止區：導電溝道還沒形成，mos管處於截止狀態；
飽和區：vds>vgs-vth，vds上公升，id趨於飽和（此時vds增加的部分主要都落在了夾斷區，導電溝道的電壓基本不變，所以id基本不變）；
可變電阻區：vds
將mos管開啟時間分解：
t0→t1：當gs兩端電壓達到門限電壓vgs(th)的時候（可以理解為對cgs進行充電），mos管開始導通，這之前mos管處於截止區；
t1→t2：隨著vgs繼續增大，id開始增大，vds開始下降，此時mos管工作在飽和區（如何判斷是在飽和區？直接通過公式可知：vds>vgs-vth，vds-id輸出特性曲線反著分析一遍），id主要由vgs決定，這個過程中vds會稍微有點降低，主要是△i導致g極端一些寄生感抗等形成壓降；
t2→t3：vgs增大到一定程度後，出現公尺勒效應，id已經達到飽和，此時vgs會持續一段時間不再增加，而vds繼續下降，給cgd充電，也正是因為需要給cgd充電，所以cgs兩端電壓變化就比較小（mos管開通時，vd>vg，cdg先通過mos管放電，而後再反向充電，奪取了給cgs的充電電流，造成了vgs的平台）；
t3→t4：vgs繼續上公升，此時進入可變電阻區，ds導通，vds降來下來（公尺勒平台由於限制了vgs的增加，也就限制了導通電阻的降低，進而限制了vds的降低，使得mos管不能很快進入開關狀態）。
可以先去了解一下公尺勒效應對cgd的放大作用。
手冊裡面還有一組引數，可以看到qgd是要大於qgs的，cgd比cgs要小，但是cgd的充電電荷卻要比cgs的多，結合公尺勒效應就好理解了。
主要講一下t2-t3這個狀態，隨著vds的減小，cgd迅速增大，使得充電電流也增加，mos管g極路徑的電流主要都被cgd給吸收了，cgs獲得的充電電流比較小，vgs自然就抬不上去了，同時由於整體電容增加，所以公尺勒平台過後，vgs的上公升斜率也會變緩。
Linux Kernel啟動過程中的記憶體管理
linux kernel啟動過程中的記憶體管理 好的作業系統必然要有好的記憶體管理系統來支援。好的記憶體管理系統就像乙個藝術品，因為在其中我們可以看到空間優化和時間優化的完美平衡 既要省記憶體又要分配和釋放足夠快 linux為我們提供了這樣乙個範例，關於它的記憶體管理在很多講kernel的書都可以找...
考研過程中的點滴
大三下學習就準備開始考研，談起考研，大學開始從來就沒有想過，只是自己不斷的學習當中，覺得學習越來越重要，所以想考到外省多接觸更多人，也給自己乙個更多的選擇的機會。大三上學期自己一直在自學安卓，一直到現在偶爾看下安卓，自己覺得自己去做個安卓開發應該是沒有什麼問題了，也覺得自己自學能力特別強吧，但是最近...
儲存過程中is的含義
例子 create or replace procedure proc1 para1 varchar2,para2 out varchar2,para3 in out varchar2 as v name varchar2 20 變數宣告塊 緊跟著的as is 關鍵字，可以理解為pl sql的dec...