此繼電器電路模組可以通過把左下角led1的陰級與控制器引腳相連（如圖中與微控制器p0.8引腳相連），從而可以通過控制引腳的高低電平來驅動繼電器的開合。
當p0.8腳為低電平時，光耦pc817輸入端的發光二極體導通發亮，從而使得光耦輸出端的光電接收三極體接收到光訊號導通。接著，npn三極體q1基極會形成高電平使其導通。此時電流順利通過繼電器輸入端的電磁線圈產生磁場，繼電器右端的開關被吸到3腳，使得3，5兩腳相連。從p2接線端子上看就是1，2腳相連，2，3腳斷開。
反之，如果p0.8腳為高電平，光耦輸出端的接受三極體無法導通，則三極體q1也無法導通，電流無法通過繼電器的電磁線圈。由於沒有受到磁力作用，開關則被彈回2腳。從p2接線端子上看，就是1，2腳斷開，2，3腳相連。
1.左側的led1是光耦導通指示燈，p0.8為低電平時發光；右側的led2是電源指示燈，一旦上電即發光。
2.二極體1n4148起到續流的作用。因為繼電器電磁線圈是感性元件，繼電器由開到關的瞬間會產生極大的反向電壓，加上續流二極體可以使其形成迴路（如圖所示），從而保護其他元件。
3.光耦的作用：此處由於右側是繼電器，可以控制高電壓電流裝置的開關，因此為了保護微控制器，加上光耦進行隔離；此外，通過光耦還可以控制大電壓，即光耦輸入和輸出端所連線的vcc可以不同，光耦輸出端的vcc可以更大，如12v。
4.需要注意的是：光耦的輸入端也相當於乙個發光二極體（有正嚮導通壓降，約1.2v），如果vcc為3.3v等較低的電壓，當選用的led1正向壓降過大，即使p0.8為低電平也不會令光耦導通。（led1選擇時需注意：不同的顏色壓降也不相同，相差甚至能達到2~3v，具體看元件引數）
例如：vcc=+3.3v，led1的正嚮導通電壓=3.2v，光耦輸入端的正嚮導通電壓=1.2v。那麼，vcc則不足以使輸入電路導通。
當電壓條件滿足後，還需要考慮光耦的導通電流（一般為1~20ma），如果輸入端電流過小，那麼光耦輸入端的發光二極體發光不足，也不能使光耦輸出端三極體導通。而輸入電流大小則由電阻r1控制。
例如：vcc=3.3v，vfled1=1.8v，vfpc=1.2v，那麼可以使光耦正常工作的最大電阻r1=（3.3-1.8-1.2）/0.001=300ω。
5.選用3v繼電器時，「3v」是繼電器額定電壓，繼電器還有個最小工作電壓（又叫做吸合電壓，一般為75~80%的額定電壓），繼電器輸入端達到此電壓即可吸合但可能不夠穩定。
6.限流電阻r2的取值和前面三極體開關電路類似，即要考慮繼電器的工作電流和三極體放大倍數。
繼電器電路設計
繼電器左邊的電路 1 管作為開關電路，b極高電平時，三極體導通，端點2接地。注意 電平輸入會有乙個波動，或者上公升的時間，在e極跟b極之間併聯乙個rc併聯電路。rc併聯是減少高頻阻抗，rc串聯是濾去高頻 不管rc串聯還是併聯，電容的作用都是一樣的，電容的作用就是防止電壓突變，吸收尖峰狀態的過電壓，串...
同步電路設計中clock skew的分析
一.同步電路的組成 1.組合邏輯電路 用來實現各種邏輯計算 2.時序邏輯電路 用來儲存由時序電路計算得到的邏輯值 3.時鐘分布網路 向整個電路中的時序邏輯提供正確的時鐘訊號 二.clock skew問題的提出 1.clock skew 的產生 延時與時鐘線的長度及被時鐘線驅動的時序單元的負載電容 個...
電路設計的語法
1.設計不用的語法 1.initial 設計不用，時使用 2 task funchon 設計不用，時很少用 3.for while forever 設計不用，很少用 4.integer 設計不用 5模組內部不能有 x態，z態，內部不能有三態介面 6.ca casez 設計不用，很少用 7.force...