1. 資料準備。
對於 cdn 的 silicon ensemble而言後端設計所需的資料主要有是foundry廠提供的標準單元、巨集單元和i/o pad的庫檔案，它包括物理庫、時序庫及網表庫，分別以.lef、.tlf和.v的形式給出。前端的晶元設計經過綜合後生成的門級網表，具有時序約束和時鐘定義的指令碼檔案和由此產生的.gcf約束檔案以及定義電源pad的def（design exchange format）檔案。(對synopsys 的astro 而言，經過綜合後生成的門級網表，時序約束檔案 sdc 是一樣的,pad的定義檔案--tdf ， .tf 檔案 --technology file， foundry廠提供的標準單元、巨集單元和i/o pad的庫檔案就與fram, cell view, lm view 形式給出(milkway 參考庫 and db, lib file)
2. 布局規劃。
主要是標準單元、i/o pad和巨集單元的布局。i/o pad預先給出了位置，而巨集單元則根據時序要求進行擺放，標準單元則是給出了一定的區域由工具自動擺放。布局規劃後，晶元的大小，core的面積，row的形式、電源及地線的ring和strip都確定下來了。如果必要在自動放置標準單元和巨集單元之後，你可以先做一次pna(power network analysis）--ir drop and em .
3. placement -自動放置標準單元。
布局規劃後，巨集單元、i/o pad的位置和放置標準單元的區域都已確定，這些資訊se（silicon ensemble）會通過def檔案傳遞給pc(physical compiler),pc根據由綜合給出的.db檔案獲得網表和時序約束資訊進行自動放置標準單元，同時進行時序檢查和單元放置優化。如果你用的是pc +astro那你可用write_milkway, read_milkway 傳遞資料。
4.時鐘樹生成(cts clock tree synthesis) 。
晶元中的時鐘網路要驅動電路中所有的時序單元，所以時鐘源端門單元帶載很多，其負載延時很大並且不平衡，需要插入緩衝器減小負載和平衡延時。時鐘網路及其上的緩衝器構成了時鐘樹。一般要反覆幾次才可以做出乙個比較理想的時鐘樹。---clock skew.
5. sta 靜態時序分析和後**。
時鐘樹插入後，每個單元的位置都確定下來了，工具可以提出global route形式的連線寄生引數，此時對延時引數的提取就比較準確了。se把.v和.sdf檔案傳遞給primetime做靜態時序分析。確認沒有時序違規後，將這來兩個檔案傳遞給前端人員做後**。對astro 而言，在detail routing 之後，用starrc xt 引數提取，生成的e.v和.sdf檔案傳遞給primetime做靜態時序分析，那將會更準確。
6. eco(engineering change order)。
針對靜態時序分析和後****現的問題，對電路和單元布局進行小範圍的改動.
7. filler的插入(pad fliier, cell filler)。
filler指的是標準單元庫和i/o pad庫中定義的與邏輯無關的填充物，用來填充標準單元和標準單元之間，i/o pad和i/o pad之間的間隙，它主要是把擴散層連線起來，滿足drc規則和設計需要。
8. 佈線(routing)。
global route-- track assign --detail routing--routing optimization 佈線是指在滿足工藝規則和佈線層數限制、線寬、線間距限制和各線網可靠絕緣的電效能約束的條件下，根據電路的連線關係將各單元和i/o pad用互連線連線起來，這些是在時序驅動(timing driven ) 的條件下進行的，保證關鍵時序路徑上的連線長度能夠最小。--timing report clear
9. dummy metal的增加。
foundry廠都有對金屬密度的規定，使其金屬密度不要低於一定的值，以防在晶元製造過程中的刻蝕階段對連線的金屬層過度刻蝕從而降低電路的效能。加入dummy metal是為了增加金屬的密度。
10. drc和lvs。
drc是對晶元版圖中的各層物理圖形進行設計規則檢查(spacing ,width)，它也包括天線效應的檢查，以確保晶元正常流片。lvs主要是將版圖和電路網表進行比較，來保證流片出來的版圖電路和實際需要的電路一致。drc和lvs的檢查--eda工具 synopsy hercules/ mentor calibre/ cdn dracula進行的.astro also include lvs/drc check commands.
11. tape out。
在所有檢查和驗證都正確無誤的情況下把最後的版圖gdsⅱ檔案傳遞給foundry廠進行掩膜製造。
數字後端概念 NDR
今天我們要介紹的數字後端基本概念是ndr。全稱是non default routing rule，非預設繞線規則。一般用於設定clock時鐘走線的規則。眾所周知，時鐘的翻轉頻率較高，clock path上受到的串擾以及em影響也較大。因此，通常會採取雙倍寬度的繞線寬度。預設的繞線規則都是單位寬度，就...
數字後端中資料balance情況
資料平衡的目的 對於以下三種情況是要做資料平衡處理的 第一是多位寬類訊號，對於這類訊號進行平衡處理降低資料出錯的機會，而且特別是匯流排類訊號，對這類要求更敏感 第二類是對於硬核ip，對於資料端訊號data 3 0 和clk data en,之間要做平衡，這樣的處理降低資料出錯的機會。第三類是對於一些...
數字後端partition的分配依據
層次化設計的ic 劃分的原因 1.不同的功能模組 2.設計大小和複雜度 3.方便管理 4.設計再使用 設計中需要重複使用的ip 可用例化 instantiation 定義設計的模組 合併相鄰模組間類似功能的電路 模組的輸出邊界是暫存器的輸出端 避免膠合邏輯 一般來說，把模組劃分定為約400 800k...