層次化設計的ic
劃分的原因：
1.不同的功能模組；
2.設計大小和複雜度；
3.方便管理；
4.設計再使用（設計中需要重複使用的ip）；
可用例化（instantiation）定義設計的模組：
合併相鄰模組間類似功能的電路；
模組的輸出邊界是暫存器的輸出端；
避免膠合邏輯；
一般來說，把模組劃分定為約400-800k門。
要把核心邏輯（core ligic）、i/o pads、時鐘產生電路、非同步電路、jtag（聯合測試工作組）。
頂層設計至少劃分為3層結構：頂層（top-level）、中間層、核心功能。
原因為：不可測試性，不通電路的設計約束和綜合不同。
數字後端流程
1.資料準備。對於 cdn 的 silicon ensemble而言後端設計所需的資料主要有是foundry廠提供的標準單元 巨集單元和i o pad的庫檔案，它包括物理庫 時序庫及網表庫，分別以.lef tlf和.v的形式給出。前端的晶元設計經過綜合後生成的門級網表，具有時序約束和時鐘定義的指令碼...
數字後端概念 NDR
今天我們要介紹的數字後端基本概念是ndr。全稱是non default routing rule，非預設繞線規則。一般用於設定clock時鐘走線的規則。眾所周知，時鐘的翻轉頻率較高，clock path上受到的串擾以及em影響也較大。因此，通常會採取雙倍寬度的繞線寬度。預設的繞線規則都是單位寬度，就...
數字後端中資料balance情況
資料平衡的目的 對於以下三種情況是要做資料平衡處理的 第一是多位寬類訊號，對於這類訊號進行平衡處理降低資料出錯的機會，而且特別是匯流排類訊號，對這類要求更敏感 第二類是對於硬核ip，對於資料端訊號data 3 0 和clk data en,之間要做平衡，這樣的處理降低資料出錯的機會。第三類是對於一些...