1、rr輪詢排程？
rr輪詢排程指的是在一次輪詢響應請求中，每個請求訊號都會獲得響應。
如下所示：輸入rr_req[3:0]為4個請求訊號，輸出rr_grant[3:0]為4請求訊號對應的4個響應訊號：1表示有請求or響應，訊號為0表示無請求or響應。如表所示，第1次,所有請求均有效，首先響應低bit的請求，所以rr_grant[0]=1。第3次請求，請求rr_req[1]有效，但是在第2次中被響應（rr_grant[1]=1），因此此次不再響應，而是響應rr_req[2]，所以rr_grant[2]=1.
時間順序
請求訊號rr_req[3:0]
請求響應rr_grant[3:0]
04』b0000
4』b0000
14』b1111
4』b0001
24』b1110
4』b0010
34』b1101
4』b0100
44』b1011
4』b1000
2、verilog是如何實現rr輪詢排程的？
在verilog實現中，僅僅採用簡單的組合邏輯和暫存器就可以實現rr輪詢排程，不需要狀態機等設計。
基本原理是鎖存上一次輸出請求響應rr_grant[3:0]，並且生成相應的有效位rr_mask[3:0]，從(rr_valid[3:0]&rr_mask[3:0]) 和 rr_valid[3:0]&(~rr_mask[3:0]) 選取不為0的作為獲得rr_grant_tmp，rr_grant_tmp再經過組合邏輯並且取最低有效位。此處mask中1表示請求有效。ab
cedf
g時間順序
請求訊號rr_req[3:0]
pre_rr_result（已鎖存的上一拍rr_grant[3:0]）
rr_mask
~rr_mask
生成有效位
rr_grant_tmp
b&dor b&e，取其中不為0的
請求響應rr_grant[3:0]
04』b0000
4』b0000
4』b1111
4』b0000
4』b1111
4』b0000
14』b1111
4』b0000
4』b1111
4』b0000
4』b1111
4』b0001
24』b1110
4』b0001
4』b0001
4』b1110
4』b1110
4』b0010
34』b1101
4』b0010
4』b0011
4』b1100
4』b1100
4』b0100
44』b1011
4』b0100
4』b0111
4』b1000
4』b1000
4』b1000
b列為請求訊號rr_req[3:0]
c列pre_rr_result 為模組內部鎖存的上一拍rr_grant[3:0]。
d列rr_mask為pre_rr_result經過組合邏輯得到的掩碼，rr_mask= -1』b1
e列 ~rr_mask為pre_rr_result經過組合邏輯得到的掩碼，rr_mask=~（ -1』b1）
f列：rr_grant_tmp為b&dor b&e，取其中不為0的
g列：rr_grant_tmp經過組合邏輯輸出最低有效位：(~rr_grant_tmp+1』b1)&rr_grant_tmp
IC設計流程
1 設計規劃階段 design specification 乙個design specification的建立有賴於市場人員對所設計晶元的大致功能和成本提出要求，市場人員和工程師互相合作提出晶元的功能 2 架構與設計劃分階段 architecture and design partition 擬訂開...
IC系統設計概述
ic設計有兩個發展趨勢 巨集觀上向系統級演化，即所謂的片上系統 微觀上，進入奈米尺度的設計範疇。片上系統是採用基於ip的開發方式，所面臨的問題 1 如何進行設計復用 2 如何驗證別人的ip 3 如何將ip整合在一起，並使其協調工作 4 如何進行系統驗證 5 如何進行軟硬體協同設計和驗證 深亞微公尺設...
數字IC設計流程
數字後端 待補充 數字ic設計筆試題簡答 1 專案需求 確定晶元的具體指標 spec 2 系統級設計 用系統建模語言對各模組進行描述 3 前端設計 rtl設計 硬體原型驗證 電路綜合 4 後端設計 版圖設計 物理驗證 後 5 封裝和測試 工具 designcompiler rtl compiler。...