對於hdl語言的選擇，這是乙個可以討論也是乙個沒有必要討論的問題，通常我們選擇學習哪一種語言的時候，很多種情況是迫於形勢，例如在實驗室師兄師姐使用哪種語言；在學校，老師教了哪種語言；還或者就是哪一種語言易於上手等等。
為了長遠之計，究竟選擇哪一種語言進行學習呢？
這對於新手和即將成為準老手的fpga開發者來說，答案都是不一樣的。
下面節選自《fpga之道》，看看作者是如何對這個問題進行說明的。
目前主流的hdl語言有vhdl與verilog兩種，以後也許會更多。因此在這裡，你就遇見了hdl**編寫的第乙個岔路口——到底選擇哪種語言來開發自己的fpga設計？
一般說來，vhdl和verilog都有著各自的「粉絲群」，最開始的時候你可能不是主動的去選擇性學習其中的某一種語言，但是這沒有關係，因為hdl語言之間是觸類旁通的。學習hdl語言的重點就是先瞅準一種語言然後不斷地使用它、熟悉它直至精通它，在這之後，再去慢慢學習和理解其他hdl語言的程式設計思路和特點。切忌同時開始多種hdl語言的學習，這樣會在大腦中產生思維混亂的。
作為fpga設計的開發者來說，只會使用一種hdl語言進行程式設計是不行的，因為在現實中，vhdl和verilog幾乎可以說是兩分天下，所以有時候考慮到團隊協作、**繼承甚至軟體整合開發環境的支援等等，我們都無法隨心所欲的選擇fpga設計的hdl語言種類。因此，最好的情況是vhdl和verilog兩種hdl語法都能夠精通使用，這樣可以極大的拓展我們的作戰範圍。
目前主流的fpga軟體整合開發環境都能夠支援vhdl和verilog兩種語言，甚至是支援兩種語言的混合程式設計。所謂混合程式設計，是指可以在vhdl中呼叫verilog編寫的模組，或者在verilog中呼叫vhdl編寫的實體。但是請記住，千萬不要刻意的去使用混合程式設計，如果不是因為無法避免的客觀條件，使用一種hdl語言完成整個設計是保證檔案語法統一性的乙個基本要求，因此也是一種好的**風格。
FPGA之道（42）FPGA設計的分類
本文摘自 fpga之道 一看來學習下作者的看法。拋開應用背景 科研領域不談，單從fpga設計本身的一些特性出發，就可以將它劃分成若干個基本類別。在動手用hdl 實現fpga設計之前，最好先分析一下待實現的fpga設計具有哪乙個或者哪幾個基本類別的特徵，從而採用更加適合的程式設計思路來編寫hdl 按功...
FPGA研發之道（25） 管腳
管腳是fpga重要的資源之一，fpga的管腳分別包括，電源管腳，普通i o，配置管腳，時鐘專用輸入管腳gclk 等。1 電源管腳 通常來說 fpga 內部的電壓包括核心電壓和i o電壓。1.核心電壓 即fpga內部邏輯的供電。通常會較i o電壓較低，隨著fpga的工藝的進度，fpga的核心電壓逐漸下...
FPGA之道（13）FPGA晶元的應用模式
所謂的fpga的應用模式就是配置方式的組合，在實際的專案開發中，我們可以在除錯階段通過jtag配置模式進行配置，在成熟階段，可以通過主動配置模式進行配置，而主動配置模式就是所謂的將bit流檔案固化進flash的過程。本文摘自 fpga之道 介紹了幾種常見的應用模式供不同場景使用。在實際的fpga專案...