所謂cas分段機制，其維護這乙個base變數和乙個cell陣列，當多個執行緒操作乙個變數的時候，先會在這個base變數上進行cas操作，當它發現執行緒增多的時候，就會使用cell陣列。比如當base更新為3的時候發現執行緒增多（也就是casbase操作失敗），那麼它會自動使用cell陣列，每乙個執行緒對應於乙個cell，在每乙個執行緒中對該cell進行cas操作，這樣就可以提高併發效率，分散併發壓力。在longadder中的原始碼如下：
當執行緒增多，每個cell中分配的執行緒數也會增多，當其中乙個執行緒操作失敗的時候，它會自動遷移到下乙個cell中進行操作，這也就解決了cas空旋轉，自旋不停等待的問題。這就是自動遷移機制。
具體在原始碼中的體現如下（該段**在抽象類striped64下，longadder繼承自該類）
分段機制小結
1 分段的原因 分段提供了隔絕各個 資料和堆疊區域的機制，因此多個程式或任務可以執行在同乙個處理器上而不會相互干擾。每個段定義了記憶體中的某個區域以及訪問的優先順序等資訊，如果不在段描述符中定義乙個該記憶體空間，該記憶體就不能被定址到。每個程式都有若干個記憶體段，程式的邏輯位址就是用於定址這些段個段...
分段機制小結
1 分段的原因 分段提供了隔絕各個 資料和堆疊區域的機制，因此多個程式或任務可以執行在同乙個處理器上而不會相互干擾。上圖所示，分段機制吧處理器可定址的線性位址空間劃分成一些較小的稱為段的受保護位址空間區域，段可以存放程式的資料 和堆疊，等。如果有多個程式或者任務在執行，那麼每個程式可分配各自的一套段...
記憶體分段與分頁機制
邏輯位址 線性位址 實體地址 8086cpu 作業系統保護模式下的，啟用分頁機制的位址即虛擬位址，實模式下，虛擬位址和邏輯位址相同 物理記憶體劃分 幀 frame 邏輯記憶體劃分 頁 page 位址匯流排 intel早期cpu20位 記憶體1m 286的位址匯流排24位 記憶體64m 386的位址匯...