asic設計人員主要使用正邊沿觸發的d觸發器來生成暫存器。這些觸發器在每個時鐘週期被時鐘觸發; 如果需要保持以前的值，通常使用mux多路器電路。圖1顯示了這個電路。
雖然這個電路在概念上很簡單，但它可以通過幾種方式進行改進。 圖2顯示了門控時鐘的等效電路。 這個電路的效能更高，因為它從輸入到觸發器的時序關鍵路徑中移除了mux，同時節省了面積。 最後，這個電路的功耗較低，因為觸發器不必在每個週期都被觸發。
note2：可以有很多的方法來實現門控時鐘。 但是，大多數都可以歸結到圖2中的電路。
在該電路中，觸發器的時鐘訊號被門控。在gate被置為低電平時，gclk將保持低電平。 低電平鎖存器用來在clk高電平期間鎖存住門控訊號。為了**產生毛刺，對於nand門需要滿足setup和hold time 的時序要求。
圖3顯示了用於分析建立時間的時序圖。
圖4顯示了用於分析保持時間的時序圖
而且現在clock gating一般都要求靠近clock root，這樣能夠節省更多的功耗。但是我們知道當clock gating cell越靠近root，到clock gating的enable使能端的setup越不容易滿足。因此在整個數字ic後端實現過程中需要做折中。
數字ic設計門控時鐘低功耗技術–auto bound 與physical aware clock gating
數字後端實現中clock gating使能端setup violation修復方法彙總
數字ic設計中lockup latch的詳細用法-lockup latch eco方法
時鐘門控技術 Clock Gating
隨著能源的日益短缺和地球的變暖，對電子產品的功耗要求越來越重要，如何降低電子產品的功耗是每乙個電子工程師所要思考的問題。對於半導體產品來說，乙個數位電路的功耗有2部分構成，其一是靜態功耗，通常表現為電子線路的漏電流，控制這部分功耗主要決定於生產工藝和所用的材料 其二是動態工作電流，而影響這部分功耗的...
門控時鐘的使用
組合邏輯中多用門控時鐘，一般驅動門控時鐘的邏輯都是只包含乙個門，如果有其他的附加邏輯，就容易因競爭而產生不希望的毛刺。門控時鐘通過乙個時能訊號控制時鐘的開關。當系統不工作時可以關閉時鐘，整個系統處於非啟用狀態，這樣就能夠在某種程度上降低系統功耗。然而，使用門控時鐘並不符合同步設計的思想，它可能會影響...
整合時鐘門控單元
總結 時鐘門控是通過時鐘使能訊號關閉模組時鐘來降低時鐘功率的常用技術。時鐘門控在功能上僅需要乙個and或or門。考慮您正在使用帶有時鐘的and門。高en沿可能隨時出現，並且可能與時鐘沿不一致。在這種情況下，與 門的輸出將比時鐘占空比短的時間為1。反過來，您最終會在時鐘訊號 現毛刺。為了在整個數字系統...