由於團隊在開始新專案的時候，舊專案的任何未完成的事情都會形成技術債務。比如**不規範，需要進行**重構的重構債務；比如設計上未完成的設計債務，等等，統歸於技術債務。
而之所以以「債務」這個詞來形容，是因為償還技術債務需要花利息，而這個利息就是時間，而且會花費更多的時間才能補上；類似於高利貸，而且可能這個時間利息會越滾越多。
技術債務的產生原因是多方面的，其形成的過程和生活中所擔的債務形成的過程具有非常大的相似性。以下我列出常見的技術債務產生原因和過程：
**在一開始沒有做好思考，等整個專案快結束或者是已經結束了之後，在修復問題的時候，很難看懂；
為了快速完成專案或者快速實現功能，造成演算法一開始設計不合理，後續專案上線了之後成為了效能瓶頸；
產品一開始設計並不合理，等專案快完結或者已經完結了之後，造成整個專案的程式上的邏輯重構；
程式設計師自身一開始對邏輯思考不周，造成開發出來的專案與產品預期不符或者實現的產品不完整；
由於一開始實現的產品業務邏輯不完整，在現有的業務邏輯基礎上進行修改，並且很難下手；
由於沒有寫注釋，後續人員（包括自己）進行維護或者需要進行參考的時候，邏輯難以理清；
技術文件的不規範，或者程式修改了，標準修改了，而沒有及時的變更文件，同樣會造成誤導；
做好產品需求文件;
做好技術架構的說明文件或者參考文件;
寫程式的過程中，及時重構，一旦程式陷入複雜性的迴圈之中，就應該開始考慮程式邏輯是否夠清晰。
及時的寫注釋，一般來說，最好是實現一塊小功能或者實現一段邏輯來寫注釋，告訴這段程式做了什麼樣的事情；
開始編寫乙個新的邏輯之前，先用草稿把實現的邏輯理清再去寫**，類似於寫文章的時候，先寫乙個大綱，然後再進行細節上的補充。
FPGA學習之latch的產生原因 危害與避免措施
在進行fpga設計的過程中，經常會在編譯程式時發現有一些warning提示生成了一些latch,而且一般fpga的設計規則也不建議有latch生成。那麼，latch究竟是什麼東西呢？如果在fpga設計中不允許latch中現，又如何避免呢？1 鎖存器 觸發器和暫存器的比較 1 鎖存器 鎖存器 latc...
專案開發前的Activi的技術準備
表的分類 act re repository 存放一些靜態資源，如何流程的定義 發布 act ru runtime 存放流程執行時資訊，如流程例項，任務 job 執行中的變數，在流程結束後會刪除這些資料，保證執行時表的檢索速度 act id 包含使用者的資訊，使用者 組 act hi 存放ru的歷史...
專案開發 遇到的非技術問題
摘自 公司專案總結，另新增個人對開發方面的看法。角色 問題分類 解決方案pm 需求描述不客觀，頻繁變更，需求不明確，需求變更沒有走正規流程，核心需求有時被忽略 客戶溝通 過度承諾，確認效果不及時，執行方案選擇不當 執行溝通 資訊不共享，關鍵時間節點不明確，白天忙等，晚上加班，缺乏郵件確認，缺乏條理性...