74ls273是8位資料/位址鎖存器，它是一種帶清除功能的8d觸發器 ， d0～d7為資料輸入端，q0～q7為資料輸出端，正脈衝觸發，低電平清除，常用作資料鎖存器,位址鎖存器。
（1）1腳是復位/mr，低電平有效，當1腳是低電平時，輸出腳2（q0）、5（q1）、6（q2）、9（q3）、12（q4）、15（q5）、16（q6）、19（q7）全部輸出0，即全部復位。
（2）當1腳為高電平時，11（cp）腳是鎖存控制端，並且是上公升沿觸發鎖存.。當11腳有乙個上公升沿，立即鎖存輸入腳3、4、7、8、13、14、17、18的電平狀態，並且立即呈現在在輸出腳2（q0）、5（q1）、6（q2）、9（q3）、12（q4）、15（q5）、16（q6）、19（q7）上。
1腳是復位端，11腳是時鐘
（脈衝）輸入端;當1腳為l電平時，無論有無脈衝，資料端（d端）是h或l電平，輸出端（q端）都為l電平;僅當1腳為高電平（h）時，「d」端的資料在脈衝的上公升期間被傳送到「q」端.
第一腳wr：主清除端，低電平觸發，即當為低電平時，晶元被清除，輸出全為0（低電平）；
cp（clk）：觸發端，上公升沿觸發，即當cp從低到高電平時，d0~d7的資料通過晶元；為0時將資料鎖存，d0~d7的資料不變。
電平轉換 74HC 74LS
ttl電路與cmos電路的介面 電路設計時，你可以不懂積體電路的內部結構，但是初學者必須掌握電平轉換設計理論及其基本方法，否則，你的電路將 罷工 以下主要是參考閻石教授主編的 數字電子技術基礎 編輯的，最後一部分我寫了一點實際工作中遇到的電平匹配案例。希望此文對初學者有所幫助。無論是ttl電路驅動c...
74hc和74ls的區別
74hc和74ls的區別 一 74ls屬於ttl型別的積體電路，而74hc屬於cmos積體電路。ls hc 二者高電平低電平定義不同，hc高電平規定為0.7倍電源電壓，低電平規定為0.3倍電源電壓。ls規定高電平為2.0v，低電平為0.8v。帶負載特性不同。hc上拉下拉能力相同，ls上拉弱而下拉強。...
74LS244晶元介紹
74ls244是一種8路資料匯流排緩衝器，其邏輯功能和引腳如圖2.11所示 p38.該緩衝器內部包含8個三態緩衝單元，它們被分為兩組，每組4個單元，分別由門控訊號1g 低電平有效 和2g 低電平有效 確定。當1g有效時，a輸入端1a1 1a4的高電平或低電平將被傳送到y輸出端1y1 1y4 當2g有...