為了解決儲存系統大容量，高速度和低成本3個相互制約的矛盾，在計算機中，採用多級儲存器結構。
如圖下，在圖中由上至下，價位越來越低，速度越來越慢，容量越來越大
儲存系統層次結構主要體現在cache-主存層次和主存-輔存層次。前者主要解決cpu和主存速度不匹配的問題，後者主要解決儲存系統的容量問題。cache，主存能與cpu直接交換資訊，輔存則要通過主存與cpu交換資訊。
主存和cache之間的資料調動是由硬體自動完成的，對所有程式設計師均是透明的；主存和輔存之間的資料調動則是由硬體和作業系統共同完成的，對應用程式設計師是透明的。
儲存器層次結構
sram 靜態隨機訪問儲存器 sram儲存穩定，訪問速度快 具有雙穩定特性，一般作為1，2級快取記憶體。dram 動態隨機訪問儲存器 dram儲存不如sram訪問速度快，相比也沒有sram穩定，一般作為主存 記憶體 和圖形系統幀緩衝區。dram晶元中的乙個單元儲存乙個位，w個單元儲存乙個位元組，w個...
儲存器層次結構
電腦程式的乙個基本屬性 區域性性 儲存器層次結構分類 1 cpu暫存器 放在cpu裡面的記憶體，特點 速度快，高 2 快取記憶體儲存器 主儲存器 磁碟。特點 cpu之外，需要時訪問呼叫，相對較慢 兩類ram 1 sram 靜態 1 更快，更貴。2 作為快取記憶體儲存器，主要負責運算需要 3 雙穩態的...
儲存器層次結構
在簡單模型中，儲存器系統是乙個線性的位元組陣列，而cpu能夠在乙個常數時間內訪問每個儲存器的位置。雖然到現在為止沒有任何乙個有效的模型，可以模仿它的工作方式。實際上，儲存器系統是乙個具有不同容量，成本和訪問時間的儲存裝置的層次結構。cpu暫存器儲存最常用的資料。靠近cpu的小的，快速的告訴快取儲存器...