zoomdyat163 dot com
引腳作用
tck時鐘，上公升沿捕獲輸入，下降沿變更輸出
tms狀態選擇，**器在 tck 下降沿輸出，被測晶元在 tck 上公升沿捕獲
tdi序列資料輸入，**器在 tck 下降沿輸出，被測晶元在 tck 上公升沿捕獲
tdo序列資料輸出，被測晶元在 tck 下降沿輸出，**器在 tck 上公升沿捕獲
tck 應接下拉電阻，按照 ieee 1149.1 的要求，被測晶元在 tck 保持低電平的情況下將保持原有的狀態，所以 tck 應該拉低，確保在沒有接**器時 tck 是低電平狀態。
tms 應接上拉電阻，根據 tap 狀態機，任意狀態下，只要 tms 保持高電平 5 個時鐘，那麼就會進入復位狀態，所以 tms 拉高是安全的。
下圖從 ieee 1149.1 文件中截圖，為了便於檢視，新增了紅色柵格線。
從時序圖可以清晰地看出，**器在 tck 下降沿改變 tms、tdi 電平，被測晶元在 tck 上公升沿捕獲輸入並更新內部狀態。被測晶元在 tck 下降沿改變 tdo 電平，**器在 tck 上公升沿捕獲 tdo 資料。
需要特別注意的是：最後一位資料是在進入 exit1-ir 狀態的那個上公升沿捕獲的，資料暫存器也同樣存在這個特點。
下圖從 ieee 1149.1 文件中截圖，為了便於檢視，新增了紅色柵格線。
rvl_tap_tick函式執行乙個 tck 週期，四個階段：低電平半週期、上公升沿、高電平半週期、下降沿。
int
rvl_tap_tick
(int tms,
int tdi)
退出 shift-ir 狀態的細節
靜態時序和時序約束
靜態時序中，組成設計的元件分類成組合邏輯和時序邏輯兩大類。在vivado中，設計是否滿足效能要求是由靜態時序分析 static timing analysis，sta 來校驗和驗證的，在靜態時序分析sta中元件的功能並不重要，重要的是元件的效能。在vivado中，靜態時序引擎是基於基本元件，這意味著...
PHY管理介面MDIO時序
對吉位元乙太網而言，序列通訊匯流排稱為管理資料輸入輸出 mdio 該匯流排由ieee通過乙太網標準ieee802.3的若干條款加以定義。mdio是一種簡單的雙線序列介面，將管理器件 如 mac控制器，微處理器 與具備管理功能的收發器 如多埠吉位元乙太網收發器或10gbe xaui收發器 相連線，從而...
組合邏輯和時序邏輯
組合邏輯和時序邏輯 一 組合邏輯 always 敏感訊號 或者always 組合邏輯相當於組合電路，與或非門組成的電路，其輸出只與當前狀態有關，與其他輸入狀態的函式無關，不涉及訊號跳變處理 組合邏輯競爭冒險 只要輸入訊號同時變化，組合邏輯就必然產生毛刺 二 時序邏輯 always 跳變時鐘 是時序電...