1、單bit訊號
1)電平訊號：
採用兩級暫存器同步，7nm工藝常用**同步暫存器同步
2/3級同步器採用定製的暫存器模組，暫存器之間的延時很低，有效降低了亞穩態傳播概率。
2)脈衝訊號：
單週期脈衝訊號採用脈衝同步器，首先確保源時鐘的單週期脈衝能被目的時鐘採道，目的時鐘進行取樣後經過組合邏輯產生目的時鐘域的單脈衝。
缺點：兩次脈衝間隔必須大於同步所需時間，否則會有脈衝無法取樣。
a. 快時鐘取樣慢時鐘：
時鐘頻率相差近較大則不用擴充套件，快時鐘採用後經過組合邏輯產生單週期脈衝。
若時鐘頻率相差很小，為防止偏移和時鐘抖動導致的亞穩態，應首先對源脈衝進行擴充套件，再用快時鐘的2級同步器進行取樣，經過組合邏輯輸出單週期脈衝。
b. 慢時鐘取樣快時鐘：
首先將快時鐘脈衝進行擴充套件多個週期，經過慢時鐘2級同步取樣後得到delay1，再進行一級同步取樣delay2，delay1&(!delay2)得到取樣後的脈衝
2、多bit訊號
1)握手機制
當資料兩次變化比較滿時，可採用握手機制進行資料跨時鐘，源時鐘有效資料來臨時在源時鐘clk1進行鎖定得到data1，發出request訊號，request訊號經過兩級暫存器同步到目的時鐘後clk2，在目的時鐘進行寄存得到sync_request,經過組合邏輯產生單脈衝，此時clk2直接寄存data1得到data2，目的時鐘的sync_request經過兩級同步器同步到源時鐘後得到ack訊號，源端解除鎖定，握手操作完成。
缺點： 資料變化週期必須大於同步週期，一般同步週期為8~9個clock慢
適用情況：資料變化很慢的資料流、多位元的暫存器配置訊號如非同步fifo閾值配置、多位元暫存器輸出給soc匯流排、
2)非同步fifo
採用非同步fifo進行資料跨時鐘，適用於各類時鐘頻率，常用於資料流跨時鐘
跨時鐘域處理
需要做的事情 使能訊號txe to eth由時鐘122.88m時鐘輸出 另一使能訊號vde dv由25m時鐘輸出，計算兩個使能訊號之間的時間間隔，即兩個訊號上公升沿之間的時鐘計數。由於兩個訊號屬於不同的時鐘域，因此要先進行跨時鐘域處理，這裡對vde dv進行處理 在122.88m時鐘下將vde dv...
跨時鐘域處理
討論 今天華為面試題 非同步fifo讀時鐘是寫時鐘的100倍，或者寫是讀的100倍會出現什麼問題？今天華為面試題 非同步fifo讀時鐘是寫時鐘的100倍，或者寫是讀的100倍會出現什麼問題？答得 如果是瞬態資料中間有足夠間隔，則不會出現問題。如果是連續資料，則很快輸出空滿標誌位。面試官不滿意，請教下...
FIFO跨時鐘域讀寫
今天面試，要走時問了我乙個問題 如果兩個時鐘乙個時鐘慢乙個時鐘快，來讀寫fifo，其中讀出的資料是 連續的一段一段的。圖1 圖1為寫時序控制，可以看出資料是兩個時鐘週期的長度，當然實際中可以是任意週期的長度。圖2 圖2為讀時序，ren使能的長度也可以是任意，但是我以為一點是必須保證的，那就是讀寫資料...