cpu
→cac
he→主
存→輔存
(外存)
cpu\rightarrow cache\rightarrow 主存\rightarrow 輔存(外存)
cpu→ca
che→
主存→輔
存(外存
)程式區域性性
技術指標位址編碼分為行址和列址.
減少位址開銷,同樣長度的位址可以定址更大的空間.
對電子管進行反覆充電.
對於乙個64位的system,為查詢方便,設定儲存對齊機制
注:8位bin(2位hex)對應一位元組,是儲存的基本單位.
type
length
bits
tail雙字8
64000單字4
3200
位元組(char,int,…)216
0cpu主存速度的差異
相連儲存器:對內容檢索.發起檢索時逐位比較,符合則修改命中位為1.
執行對映(選址,控制)的邏輯結構.
**cache的機制是塊傳遞.乙個塊包含多個位元組(位址).**傳輸時以塊為基本單位.cache的乙個單元(一行)容量都等於一塊.
ref:
對軟體,程式設計師,系統程式設計師透明
全相連
直接相連
組相連當未命中且cache全滿時,決定對可行行的替換方案.
flu將一段時間內命中最少的資料丟棄.:對新資料不友好
lru將未被命中時間最長的資料丟棄.
cpu更新的資料只寫回了cache.此時記憶體的資料無效.
solution記憶體繞過了cache,更新了資料.此時cache對應的資料失效.
solution物件:陣列,變數,結構(迴圈等)
空間區域性性
存放區域連續.
時間區域性性
對同一塊記憶體重複訪問.
REV 時序電路
不僅和現在的輸入有關也和過去的狀態有關的電路.有反饋迴路.s 1 1r 1 0s 0r 0 ke eps 1r 1 ban ne ds 1 rightarrow 1 r 1 rightarrow 0 s 0 r 0 rightarrow keep s 1 r 1 rightarrow banned ...
CSAPP 儲存體系實驗
1.觀察cache對程式資料訪問的加速作用 2.掌握程式設計中利用cache的基本方法 觀察 訪存模式對效能的影響 編寫 測試cache層次結構和容量等1.硬體 pc或任何一款具有cache的功能的計算機 2.軟體 windows linux作業系統 c語言編譯器 設計如圖1 2所示的 對二維陣列按...
hbase的儲存體系
一 了解hbase的儲存體系。hbase的儲存體系核心的有split機制，flush機制和compact機制。1 split機制 每乙個hbase的table表在剛剛開始的時候，只有乙個region，隨著資料的不斷插入到表中，region開始增大，當增大到一定的閥值以後，region就會等分兩個新的...