《思科UCS伺服器統一計算》一2 3 I O子系統

思科ucs伺服器統一計算

i/o子系統負責在伺服器記憶體和外部世界之間傳輸資料。傳統上，這種傳輸是通過伺服器主機板上相容pci（外圍元件互聯，pci）標準的i/o匯流排實現的。開發pci的目的是讓計算機系統的外圍裝置可實現互聯。pci的歷史非常悠久[1]，現在的最新版本是pci-express。

外圍部件互聯專業組（peripheral component interconnect special interest group，pci-sig）負責開發和增強pci標準。

pci express

pci express（pcie）[2]是一種計算機擴充套件卡介面格式，旨在替代pci、pci-x和agp。

它消除了困擾所有i/o整合的限制，即伺服器匯流排缺少i/o頻寬。目前所有的作業系統都支援pci express。

上一代基於匯流排拓撲的pci和pci-x已被點對點連線取代。由此產生的拓撲結構是乙個單根聯合體的樹形結構。根聯合體負責系統配置，列舉pcie資源，管理pcie樹的中斷和錯誤。根聯合體及其端點共享單個位址空間，並通過記憶體讀寫和中斷進行通訊。

南橋（也稱為ich：i/o控制器集線器）通常會提供多個pcie通道實現「根聯合體」功能。

每個通道與pci express端點、pci express交換機或pcie到pcie橋接器相連，如圖2-21所示。

在pcie 1.1中，通道以2.5gbp/s（在資料鏈路上的速度為2gbit/s）的速度執行，可並行部署16條通道（參見圖2-23）。可支援的速度從2gbp/s（1x）到32gbp/s（16x）。由於協議開銷，支援10ge介面需要8x。

pcie 2.0（也稱為第二代pcie）將每個通道的頻寬提公升了一倍，即從2gbit/s提高到4gbit/s，同時也將通道的最大數量擴大到了32x。pcie 4x足以支援10ge了。

pcie 3.0將會再增加一倍頻寬。最終的pcie 3.0規範（包括外觀規範更新）預計會在2023年年中發布，到2023年就可看到支援pcie 3.0的產品[3]。要有效支援40ge（千兆乙太網）就需要pcie 3.0，這將是乙太網的下一步演進。

目前所有的pci express部署都是單根的（single root，sr），也就是說，單個i/o控制器中樞（ich）控制多個端點。

多根（multi root，mr）也已發展了一段時間了，但目前還未見到曙光，由於缺少元件和關注，目前還存在諸多問題。

單根i/o虛擬化（single root i/o virtualization，sr-iov）是pci-sig開發的另乙個相關的標準，主要用於連線虛擬機器和hypervisor。這將在第3章的「dcbx：資料中心橋接交換」部分中進行介紹。