在vhdl設計中有3個常用的庫:ieee庫，std庫和work庫。
ieee庫
在ieee庫中有乙個ieee正式認可的標準包集stdee logic=i164.a11。實際上，ieee庫包含了許多包集，列舉如下:
std庫
std庫是vhdl設計環境的標準資源庫，包括資料型別和輸人了輸出文字等內容。std庫中存放有包集standard和textio 0
work庫
work庫是當前工作庫，當前設計的所有**都存放在work庫中，使用work庫不需要進行任何宣告。
VHDL入門學習
一 vhdl優點 覆蓋面廣，系統硬體描述能力強，是乙個多層次的硬體描述語言 vhdl語言具有良好的可讀性，既可以被計算機接受，也容易被人們 所理解 vhdl語言可以與工藝無關程式設計 vhdl語言已做為一種ieee的工業標準，便於使用 交流和推廣。vhdl的不足之處 設計的最終實現取決於針對目標器件...
VHDL入門筆記
一，std ulogic和std logic的區別 std ulogic是個列舉型別，有9個值。而std logic是std ulogic型別的決斷子型別，除了具有std ulogic型別的9個值之外，還包含決斷函式。如果在硬體設計中不出現 線與 的話，兩者沒什麼區別，但如果有 線與 現象，則std...
C 入門常識
c 入門常識 每乙個c 程式至少要包括main函式，定義函式必須指定四個元素 返回型別，函式名，圓括號內的形參表和函式體。1.從命令列執行編譯器 cc prog1.cc 編譯prog1.cc a.out 執行編譯出來的程式a.out 2.c 控制結構 while for if 3.類 c 通過類來定...