一直用的是always塊的沿觸發，今天看了一下電平觸發。
先看乙個例子：
always@(a
or b or c)
begin
……end
對於
always
@（*）
always @(*)
begin
if(txd_state==1
'b1)
txd=1
'b0;
else
txd=1
'b1;
end
可以看到，實際綜合後就是乙個非門的功能。
verilog中always電平敏感訊號
敏感訊號列表出現在always塊中，其典型行為級的含義為 只要敏感訊號列表內的訊號發生電平變化，則always模組中的語句就執行一次，因此設計人員必須將所有的輸入訊號和條件判斷訊號都列在訊號列表中。有時不完整的訊號列表會造成不同的 和綜合結果，因此需要保證敏感訊號的完備性。在實際的pld 器件開發中...
SylixOS 電平觸發和邊沿觸發
1 邊沿觸發 邊沿觸發包括上公升沿觸發和下降沿觸發，邊沿觸發檢測的是電平變化，高電平轉低電平或低電平轉高電平時，觸發一次中斷。2 電平觸發 電平觸發分為高電平觸發和低電平觸發 電平觸發需要手動清除中斷訊號。3.區別 邊沿檢測外部中斷 檢測到電平變化會中斷，但是如果中斷檢測口一直保持某一電平，則無法產...
電平觸發和邊沿觸發的區別
電平觸發是在高或低電平保持的時間內觸發，而邊沿觸發是由高到低或由低到高這一瞬間觸發 在數字電平變化的電壓上公升沿或下降沿到一定閥值時就產生觸發，是謂邊沿觸發。當電壓達到數字電平的高或低電壓一段時間後 一般是最小脈衝寬度的三分之一 才產生觸發是電平觸發。邊沿觸發一般時間短，邊沿觸發一般時間都是us級的...