本節主要介紹fpga源同步輸入約束——時序例外約束
時序例外約束其實就是告訴fpga的靜態時序分析工具 ，哪些路徑需要進行時序分析，哪些不用進行時序分析。如果不加入時序例外約束，fpga就會把一些不相關時鐘域的訊號進行時序分析，從而得到錯誤的時序分析結果。
針對源同步輸入約束，其時序例外就是告訴fpga 輸入時鐘資料的關係，是同沿取樣還是相反沿取樣。一般，就下面四種情況：
(1) 同沿捕獲，輸入時鐘資料邊沿對齊；
(2) 同沿捕獲，輸入時鐘資料中心對齊；
(3) 相反沿捕獲，輸入時鐘資料邊沿對齊；
(4) 相反沿捕獲，輸入時鐘資料中心對齊；
這裡說的同沿捕獲，相反沿捕獲的意思就是，外部器件傳送資料的時鐘沿，與fpga取樣資料所用的時鐘沿是不是都是相同型別的時鐘邊沿。比如，外部器件在時鐘的上公升沿傳送資料，fpga在時鐘的上公升沿捕獲資料，那麼這就是同沿捕獲，要是fpga在時鐘的下降沿捕獲資料，那麼這就是相反沿捕獲。
對於同沿捕獲，時序例外有下面幾類（即相反沿捕獲都是時序例外）
建立時間關係，時序例外：
虛擬時鐘的下降沿與資料時鐘的上公升沿；
虛擬時鐘的上公升沿與資料時鐘的下降沿。
保持時間關係，時序例外：
虛擬時鐘的上公升沿與資料時鐘的上公升沿；
虛擬時鐘的下降沿與資料時鐘的下降沿。
當進行約束時，如果是sdr輸入，同沿捕獲時，比如是上公升沿捕獲，那麼同沿的下降沿也是需要進行時序例外約束的。因為同沿約束指令 只對相反沿進行時序例外約束，而實際在sdr時，只用到 了單沿，即上公升沿或者是下降沿。這樣剩下的那個沿也是需要時序例外約束的。
1、同沿捕獲，輸入fpga時鐘資料邊沿對齊
figure 65就是輸入時鐘資料邊沿對齊，外部器件在時鐘上公升沿傳送資料，fpga在時鐘上公升沿進行資料取樣。圖中紅色的實線箭頭就是正確的建立時間關係，藍色的實線箭頭就是正確的保持時間關係。虛線的紅色和藍色箭頭是時鐘偏斜時的建立保持時間關係。建立時間關係是在虛擬時鐘（外部器件傳送資料用的時鐘）和資料時鐘（fpga捕獲資料用的時鐘）相近的上公升沿間，保持時間關係是在資料時鐘的上公升沿與 右邊與其相鄰的虛擬時鐘的下降沿間。
對於同沿捕獲的時序例外約束指令如下：
2、同沿捕獲，輸入fpga時鐘資料中心對齊
figure 66是同沿捕獲（上公升沿），輸入fpga時鐘資料中心對齊的輸入方式，紅色箭頭是正確的建立時間關係，藍色的箭頭是正確的保持時間關係。
時序例外約束指令如下，這裡只把相反沿進行例外約束：
對於相反沿捕獲，時序例外有下面幾類（即相反沿捕獲都是時序例外）
建立時間關係，時序例外：
虛擬時鐘的上公升沿與資料時鐘的上公升沿；
虛擬時鐘的下降沿與資料時鐘的下降沿。
保持時間關係，時序例外：
虛擬時鐘的下降沿與資料時鐘的上公升沿；
虛擬時鐘的上公升沿與資料時鐘的下降沿。
3、相反沿捕獲，輸入fpga時鐘資料邊沿對齊
外部器件在虛擬時鐘的上公升沿傳送資料，fpga輸入時鐘的下降沿捕獲資料。建立時間關係如下圖67所示的紅色箭頭，保持時間關係如下圖67所示的藍色箭頭。
時序例外約束指令如下：
FPGA時序約束筆記3
基於明德揚fpga時序約束教程 其中上游器件 下游器件 約束思路 對於input delay，最大延時就是2.4ns，最小就是1.3ns 對於output delay，由於線路延時使得setup更惡劣，使得hold更容易滿足，setup的要求需要相應提高，hold的要求可以相應降低。設定要求為 2....
簡述FPGA時序約束理論
fpga時序約束簡介。時序約束的場景 在簡單電路中，當頻率較低時，數碼訊號的邊沿時間可以忽略時，無需考慮時序約束。但在複雜電路中，為了減少系統中各部分延時，使系統協同工作，提高執行頻率，需要進行時序約束。通常當頻率高於50mhz時，需要考慮時序約束。限制fpga最大頻率的因素 越多的閘電路，所構成的...
fpga如何約束走線 FPGA時序約束的幾種方法
對自己的設計的實現方式越了解，對自己的設計的時序要求越了解，對目標器件的資源分布和結構越了解，對eda工具執行約束的效果越了解，那麼對設計的時序約束目標就會越清晰，相應地，設計的時序收斂過程就會更可控。從最近一段時間工作和學習的成果中，我總結了如下幾種進行時序約束的方法。按照從易到難的順序排列如下 ...