關於zynq的晶元引腳數比較多，功能配置比較多，對硬體攻城獅們設計電路圖有一定的考慮，這裡主要參考ug865這篇文件，對一些管腳翻譯了下，給不愛看英文的看看，我自己也做記錄。
1：io_lxxy_# / io_xx_#：復用，輸入輸出，大部分使用者輸入輸出引腳相容差分訊號，每個bank的最上面和最下面的引腳是單端的，io代表輸入輸出，l代表差分，xx表示數字，第多少對差分訊號，#是bank號。
2：配置引腳
done_0 雙向專用引腳，高有效，表示fpga配置完成。
init_b_0 雙向專用引腳，低有效，表示儲存器配置的初始化
program_b_0 輸入引腳，專用，低有效，邏輯配置非同步復位
cfgbvs_0 輸入引腳，專用，針對bank0 的多種配置選擇i/o標準型別的預配置
pudc_b 多功能，輸入，在配置的時候上拉，當上電後和在配置的過程中，低有效的pudc_b引腳輸入在選擇的輸入輸出引腳上使能內部上拉電阻。這個引腳低的時候，在每個selectio引腳內部上拉電阻使能;當高的時候，內部上拉電阻不使能。這個引腳必須直接接地。不允許在配置前和配置的時候懸空
tck_0 輸入引腳，專用，jtag時鐘
tdi_0 輸入引腳，專用，jtag資料輸入
tdo_0 輸出引腳，專用，jtag資料輸出
tms_0 輸入引腳，專用，jtag模式選擇
3：電源引腳
gnd 專用地
vccpint 專用給ps 1v供電，依賴於vccint供電
vccpaux 1.8v專用給ps輔助備用電源供電。
vcco_mio0 1.8v-3.3v ps i/o 專用mio 500 bank
vcco_mio1 1.8v-3.3v ps i/o 專用mio 501 bank
vcco_ddr 1.2v-1.8v ddr i/o供電
vccpll 1.8v pll供電給ps，乙個0.47uf到4.7uf的0402電容必須放在接近vccpll bga過孔處。另外，當使用vccpaux供電時，vccpll必須通過乙個120歐姆，100mhz，大小0603的鐵氧體磁珠進行濾波，和乙個10uf的耦合電容最小化pll抖動。
vccaux 1.8v的電源供電引腳，作為備用輔助電路
vccaux_io_g# 1.8v/2.0v電源供電引腳對備用i/o電路，沒有這個引腳就用vccaux供電
vccint 1.0v 供電給核心邏輯
vcco_# 每個bank的電源供電
vccbram 1.0v供電給pl的block ram
vcc_batt_0 解密關鍵的儲存恢復供電，不用的時候連合適的電源或地
vref 多功能，輸入閾值電壓引腳，bank不需要額外的閾值電壓時為普通io
rsvdvcc[3:1] 保留引腳，必須連在vcco_0
rsvdgnd 保留引腳，必須連在gnd
4：ps mio引腳
ps_por_b 輸入引腳，上電復位，ps_por_b必須保持0直到所有的ps電源符合電壓
要求和在制定範圍的ps_clk參考，當不置位時，ps開始boot處理。
ps_clk 輸入引腳，系統參考時鐘。ps_clk必須在30mhz到60mhz
ps_srst_b 系統復位，對使用debug時，置0，強制ps進入系統復位順序。
ps_mio_vref mio介面的電壓參考，當mio介面配置rgmii時，設定0.9v在vcco_mio1位1.8v，別的情況下，連線vccmio1或懸空。
ps_mio[53:0] 多功能，復用io，支援多種方式配置外設。
5：其他的引腳
mrcc 多功能輸入，作為時鐘i/os驅動bufrs，bufios，bufgs和mmcms/plls。另外這些引腳驅動bufmr對多區域bufio和bufr支援。當在差分引腳上連線乙個單端時鐘時，必須連線在p端，當作為乙個單區域資源時，可以驅動四個bufios和四個bufrs在單個的bank。
srcc 多功能輸入，作為時鐘i/os驅動bufrs，bufios和mmcms/plls。當在差分引腳上連線乙個單端時鐘時，必須連線在p端，當作為乙個單區域資源時，可以驅動四個bufios和四個bufrs在單個的bank。
vrn 這個引腳針對dci電壓的n電晶體參考電阻，每個bank，用乙個合適的電阻拉高
vrp 這個引腳針對dci電壓的p電晶體參考電阻，每個bank，用乙個合適的電阻拉低
dxp_0,dxn_0 溫度感測器二極體引腳，在bank0熱二極體被允許接入使用dxp和dxn引腳，當不使用時，連gnd。為了使用熱二極體，乙個合適的熱驅動電路必須增加。
32 配置引腳中斷 ZYNQ中斷體系
arm中斷體系 01 arm體系中，在儲存位址的低位，固化了乙個32位元組的硬體中斷向量表。異常中斷發生時，程式計數器pc所指的位置不同，異常中斷就不同。中斷結束後，中斷不同，返回位址也不同。但是，對於系統復位中斷，不需要返回，因為整個應用系統就是從復位中斷中開始的。快速中斷請求 外部引腳的快速中斷...
nanopi引腳定義
nanopi 2介面布局 5v輸出,可以給lcd模組供電 11，20，29,37，38，39，40,45 dgnd 參考地,0電位 3 10 blue lsb to msb rgb的藍色訊號 12 19 green lsb to msb rgb的綠色訊號 21 28 red lsb to msb r...
ODB II引腳定義
全部引腳定義 1.manufacturer discretion.gm j2411 gmlan swc single wire can.2.bus positive line of sae j1850 pwm and sae 1850 vpw 3.ford dcl argentina,brazil ...