剛在昨天考了電子技術實驗，最後的那個題讓我感覺到了自己的數電學的不夠紮實啊。
題意是產生1001101的脈衝發生器，然後晶元自選，我考慮的是利用74ls161晶元，然後做出乙個週期為7的迴圈即可，然後這裡就來了問題了，其實考慮這種輸出的問題的時候，根本不需要考慮從什麼時候開始作為起點進行作為1001101的第乙個1的，隨便在真值表裡的任何乙個乙個開始即可，然後7個週期結束結束即可，然後第乙個和第四第五第七的地方對應輸出f都是1，而第二第三第六都是對應輸出是0，這樣就可以設定其他的7個週期迴圈之外的其他的項為無關項，在卡諾圖里對應的地方畫上1，0和x。然後進行化簡即可，就是這個化簡的過程讓我實在是卡了，感覺當時是我自己太緊張了，沒有想清楚，沒有去把x也帶進去當1化簡，導致僅僅用1化簡的結果是非常複雜的啊，這樣實驗室當時每個人的試驗台上的與非、或非等晶元就不夠我用了，這樣我就非常得慘了，導致我卡了好久，最後才想起來發現這些個無關項含義是在7個迴圈之外的，也就是說我僅僅控制的是7進製的計數器，這樣我跑的迴圈週期裡壓根就不會出現7週期以外其他的點，也就是無關項可以隨意它是使得輸出函式輸出的是1還是0，都不影響我的結果，因此這個無關項在化簡的時候就是非常得靈活了，可以是1或者是0，這都是可以的。這樣的話化簡就是很簡單得了。
這次的失敗讓我明白了我還需要好好努力啊，有些事情的確讓我很難受，這些學校的課有的時候還是有點用處的，我需要盡量去權衡好acm和學校裡的這些課啊，學校的課雖然水，但是也還是需要稍微學下的，不然真的是跟不上的，切忌這學期之前的一直的鄙視學校的課程，學校的課程在長遠來看，對於我們了解計算機方面還是很有幫助的。
切記失敗，努力向前。
Practice 關於數位電路的乙個問題
問題 假定有7個輸入埠，有2種輸入狀態 1 有效 0 無效 埠編號分別為0 7，編號越大優先順序越高，請設計乙個電路來篩選出有效埠中優先順序最高的那乙個。輸出埠也是有7個，埠編號分別為0 7。每次輸 出都只有乙個埠有效，其餘無效，而這個有效埠的編號為篩選結果 個人做法 對於有效埠中優先順序最高的那個...
數位電路的一點總結
數位電路又可稱為邏輯電路，通過與 或 1 非 o 異或 1 同或 等閘電路來實現邏輯。邏輯電路又可分為組合邏輯電路和時序邏輯電路。組合邏輯電路是指在某一時刻的輸出 狀態僅僅取決於在該時刻的輸入狀態，而與電路過去的狀態無關。ttl和cmos 電路 ttl 是電晶體輸入電晶體輸出邏輯的縮寫，它用的電源為...
數位電路中的時序分析 一）
最近在設計中遇到了亞穩態情況的處理，因此又回頭去看了一下數位電路中的時序分析，本篇文章主要講的就是數位電路中的時序分析。延時可以分成兩大類 一類是門延時 另一類的是d觸發器的延時。這兩類延時在時序電路分析中都要涉及到。首先我們來看一下門延時。門延時指的是構成門的電晶體在有限的時間內完成轉換，也就是當...