1.測試時，有多種異常錯誤，在transaction中加入標誌位：
1）大多數情況下，都應該為0。
2）每次都約束很麻煩：
2.出現概率非常低，也可以dist：
但何時取1，很難控制。
1）正常可以如下隨機：
2）異常時，如下：
前提是m_trans 已經例化，否則用uvm_do：
這樣回報空指標錯誤。（？？？）
3.上述只是單獨關閉了某乙個約束，如下關閉所有約束：
這種情況下，要分別對crc_err，pre_err，sdf_err 進行約束。
4.systemverilog 支援約束的過載。依然可以使用第一種方式的my_transaction 的定義，在其基礎上派生新的transaction：
UVM 關於UVM的路徑問題
3.5 config db機制 3.5.1 uvm中的路徑 在 清單2 3中已經介紹過，乙個component 如my driver 內通過get full name 函式可以得到此component的路徑 清單 3 91 function void my driver build phase su...
UVM驗證培訓 factory 實用的UVM機制
路科驗證官網 路科驗證 專注於數字晶元驗證的系統思想和前沿工程領域 eetop路科首頁 eetop 路科驗證 ic驗證培訓 csdn路科首頁 csdn 路科驗證 ic驗證培訓 uvm鼓勵工程師建立模組化 可復用的測試平台。uvm通過tlm介面，把乙個元件及其他與之相連的元件隔離開來，以此實現模組化。...
訓練總結 8 12
今天做了幾道單調佇列的題，感覺題型都一樣。找最大1矩陣的題，數牛，移窗問題，幾乎完全一樣。但是對單調佇列還是有點迷糊，感覺一換題型就不會做了。單調佇列的題如果不考慮時間限制的話，直接暴力搜尋也能過。現在主要問題是，意識不到這道題應該用單調佇列。對單調佇列的性質掌握還不熟練，只懂大意，具體細節存在問題...