1.前門訪問操作只有兩種：讀操作和寫操作。
2.對於參考模型來說，最大問題是如何在其中啟動乙個sequence。全域性變數和config_db。
3.除了這兩種方式之外，如果能在參考模型中得到sequencer 的指標，也可以啟動sequence。只要在其中設定p_sqr變數，並在env 中將sequencer 的指標賦值此變數即可。
4.分別寫乙個讀寫sequence：
1）sequence是自動執行的，執行完畢後，為此sequence 分配的記憶體依然是有效的，所以可以使用reg_seq繼續引用此sequence。上述讀操作正是用到了這一點。（if 那一行）
6.在暫存器模型中使用的方式也與此類似。關鍵是在參考模型中有乙個sequencer 的指標，而在暫存器模型中也有乙個這樣的指標。7.2.2
7.uvm內建了一種transaction：uvm_reg_item。通過adapter 的bus2reg 及 reg2bus，可以實現uvm_reg_item 與transaction 的轉換。
7.6.7.2節，如果driver 一直傳送應答而sequence 不收集應答，那麼將會導致sequencer 的應答佇列溢位。所以在adapter 中設定了provide_responses選項：
UVM中Virtual sequence的作用
virtual sequence是用來實現sequence之間的同步。從字面上理解，即虛擬的sequence。虛擬的意思就是它根本就不傳送transaction，它只是控制其他的sequence，起統一排程的作用。如圖1所示，為了使用virtual sequence，一般需要乙個virtual se...
UVM中的driver元件
一般uvm環境中的driver元件，派生自uvm driver。uvm dirver派生自uvm component。class uvm driver type req uvm sequence item,type rsp req extends uvm component 其中定義了兩個ports...
UVM中Objection的作用
objection機制用來控制驗證平台的關閉。phase和objection與uvm驗證平台息息相關，phase恰如鐵軌，讓uvm這趟列車在鐵軌上向前執行，不會脫軌，不會跳過某一段而直接到達後一段，objection則更像是能量，給列車提供能量，控制著這趟列車的起始和終止。在乙個實際的驗證平台中，通...