1.uvm 可以使sequence 在一定時間內不參與仲裁，令此sequence 失效。
2.sequencer 在仲裁時，檢視sequence 的is_relevant 函式返回的結果。如果為1，說明有效，否則無效。可以過載is_relevant 函式是sequence 失效：
5個0才對！
3.結果：
1）is_relevant 與grab和lock是完全相反的。
2）is_relevant 使sequence 主動放棄sequencer 的使用權。grab 和lock 搶占sequencer 的使用權。
4.wait_for_relevant 也與sequence 的有效性相關：
結果：
1）sequencer 發現其上啟動的所有sequence 都無效時，會呼叫wait_for_relevant 並等待sequence 變有效。（是被停掉的那個，還是所有的?sequence0 最先無效，sequence1 發完才無效，然後呼叫wait_for_relevant）
2）sequence0和 sequence1 同時啟動，傳送3transaction 後，sequence0 變為無效，一直傳送sequence1，都發完後，發現sequence0 無效，會呼叫wait_for_relevant。
3）sequence0 的實效使自己控制的，變的有效是其他sequence 控制的
4）如果sequence1 的transaction 傳送完畢，而sequence0 沒有過載wait_for_relevant 任務，將會錯誤：
is_relevant 和wait_for_relevant 一般應成對過載。
UVM 關於UVM的路徑問題
3.5 config db機制 3.5.1 uvm中的路徑 在 清單2 3中已經介紹過，乙個component 如my driver 內通過get full name 函式可以得到此component的路徑 清單 3 91 function void my driver build phase su...
UVM驗證培訓 factory 實用的UVM機制
路科驗證官網 路科驗證 專注於數字晶元驗證的系統思想和前沿工程領域 eetop路科首頁 eetop 路科驗證 ic驗證培訓 csdn路科首頁 csdn 路科驗證 ic驗證培訓 uvm鼓勵工程師建立模組化 可復用的測試平台。uvm通過tlm介面，把乙個元件及其他與之相連的元件隔離開來，以此實現模組化。...
uvm類庫搜尋 UVM的類庫
乙個uvm驗證平台可以看成由多個模組組合在一起的，這和以前的verilog 以及verilog結合其它各種語言的驗證手段在理念上是一樣的，最大的不同就是這些模組不再是函式或者過程，而是乙個個物件，其實仔細想想如果想實現繼承，多型等等這些功能，類的概念勢必要引入的，這一點在學習systemverilo...