1.推挽輸出： 可以輸出高、低電平，直接與數字元器件連線
2.開漏輸出：
3.1集電級開路oc(open collection)輸出結構 (圖1)
3.1.1 右邊的那只**管什麼都不接，所以叫做集電極開路，左邊的管子為共射輸出，起訊號反向作用。 當輸入為「0」 時，左邊的管子截止。 左邊 管子的集電級加1k電阻 作用在右邊的管子上， 右邊管子開啟，輸出為「0」；--------此時，輸入為「0」，輸出也為「0」；
3.1.2 把左圖簡化一下 得到右圖， 當輸入為「0」時候，管子是開啟的，輸出為「0」； 當輸入為 「1」時，管子是斷開的，即輸出端懸空了，輸出為高 阻態，此時如果有 乙個十分小的負載接上去，連到地上，那麼輸出端就會被拉到低電平， 所以這個（圖2）電路是不能輸出高點平的。
3.1.3 (圖三) 1k電阻為上拉電阻， 當開關關閉時候，電流通過電阻和開關到地。 當開關開啟時，由於51單片除p0口之外都是帶內部上拉的，那麼po口此時就是
輸出懸空了，為高阻狀態。
3.1.4 以上所述為**管集電極開路輸出，即oc輸出。 od(open drain)輸出原理上和oc是一樣的，就是把三極體換成場效電晶體，就成了開漏輸出。
3.1.5 開漏od 與 開集oc 的應用： 一般會在開漏輸出的外邊 新增上拉電阻。開漏電路一般是 開漏器件與上拉電阻構成(
圖四)。
3.1.6 開漏電路的特點：3.1.6.1 晶元可以利用外部電路的驅動能力，減少內部晶元的驅動(或者可以驅動比晶元電源電壓高的器件)。當ic內部導通時候，驅動電流從
vcc --> r_pull_up --> mos -->gnd. ic內部僅僅需要很小的柵極驅動電流(如圖4的電流方向)
3.1.6.2 晶元的引腳可以連在一起，形成輸出的「與&&」邏輯。 即只要有乙個pin輸出為"0"電平，那麼開漏線上的邏輯就是"0"
3.1.6.3 這個也是i2c等匯流排，判斷匯流排是否被佔的原理
3.1.6.4改變上拉電源的電壓，可以改變傳輸電平。如(圖五), 可以實現用小的電平邏輯，控制大的電平邏輯。
3.1.6.5 開漏的引腳如果不接上拉電阻，那麼只能輸出邏輯「0」(對於傳統51微控制器來講，如果不接外部上拉電阻，就無法輸出高電平邏輯)
開漏是用來連線不同電平邏輯器件用的，
4.1 推挽輸出： 推挽輸出就是把(圖三)也換成乙個開關， 那麼要輸出「1」電平時候，上面的開關關閉，下面的開啟。輸出「0」電平時候，上面的開關開啟，下面開關關閉。
優點是 輸出高低電平的 驅動能力都很強。 缺點在於 如果同時關閉上下兩個開關，由於線路上的電流過大，會燒掉管子。而上邊的oc od就不會有這種
情況發生。 推挽結構要輸入時， 要把上下兩隻開關全部斷開，那麼輸出就處於懸空高阻態
開漏輸出和推挽輸出
1.推挽輸出與開漏輸出的區別 推挽輸出 可以輸出高,低電平,連線數字器件 開漏輸出 輸出端相當於三極體的集電極.要得到高電平狀態需要上拉電阻才行.適合於做電流型的驅動,其吸收電流的能力相對強 一般20ma以內 2.開漏電路特點 在電路設計時我們常常遇到開漏 open drain 和開集 open c...
推挽輸出和開漏輸出
輸出 0 時，n mos 導通，p mos 高阻，輸出0。輸出 1 時，n mos 高阻，p mos 導通，輸出1 不需要外部上拉電路 特點 1 可以輸出高低電平，用於連線數字器件，高電平由vdd 決定，低電平由vss決定 2 推挽結構指兩個三極體受兩路互補的訊號控制，總是在乙個導通的時候另外乙個截...
推挽輸出和開漏輸出
推挽輸出 push pull 推挽輸出，正如字面上的意思，有 推 也有 挽 推挽輸出電路運用兩個mos管構成，上面為p mos，下面為n mos，vcc為正電源，vss為負電源，輸入端連有乙個相反器 非門 用來驅動mos管 當輸入訊號為正半周時，高電平輸入取反後為低電平，加在p mos上導通，而加在...