1. 推挽輸出與開漏輸出的區別:
推挽輸出:可以輸出高,低電平,連線數字器件開漏輸出:輸出端相當於三極體的集電極. 要得到高電平狀態需要上拉電阻才行. 適合於做電流型的驅動,其吸收電流的能力相對強(一般20ma以內).
2. 開漏電路特點
在電路設計時我們常常遇到開漏（open drain）和開集（open collector）的概念。所謂開漏電路概念中提到的「漏」就是指mosfet的漏極。同理，開集電路中的「集」就是指三極體的集電極。開漏電路就是指以mosfet的漏極為輸出的電路。一般的用法是會在漏極外部的電路新增上拉電阻。完整的開漏電路應該由開漏器件和開漏上拉電阻組成。
組成開漏形式的電路有以下幾個特點：1. 利用外部電路的驅動能力，減少ic內部的驅動。當ic內部mosfet導通時，驅動電流是從外部的vcc流經r pull-up ，mosfet到gnd。ic內部僅需很小的柵極驅動電流。
2. 可以將多個開漏輸出的pin，連線到一條線上。形成 「與邏輯」 關係。這也是i2c，smbus等匯流排判斷匯流排占用狀態的原理。
3. 可以利用改變上拉電源的電壓，改變傳輸電平。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。
4. 開漏pin不連線外部的上拉電阻，則只能輸出低電平(因此對於經典的51微控制器的p0口而言，要想做輸入輸出功能必須加外部上拉電阻，否則無法輸出高電平邏輯)。
5. 標準的開漏腳一般只有輸出的能力。新增其它的判斷電路，才能具備雙向輸入、輸出的能力。
開漏輸出就是不輸出電壓，低電平時接地，高電平時不接地。如果外接上拉電阻，則在輸出高電平時電壓會拉到上拉電阻的電源電壓。這種方式適合在連線的外設電壓比微控制器電壓低的時候。
3. 推挽結構
一般是指兩個三極體分別受兩互補訊號的控制，總是在乙個三極體導通的時候另乙個截止。要實現線與需要用oc(open collector)閘電路。如果輸出級的有兩個三極體，始終處於乙個導通、乙個截止的狀態，也就是兩個**管推挽相連，這樣的電路結構稱為推拉式電路或圖騰柱（totem- pole）輸出電路（可惜，圖無法貼上）。當輸出低電平時，也就是下級負載門輸入低電平時，輸出端的電流將是下級門灌入t4；當輸出高電平時，也就是下級負載門輸入高電平時，輸出端的電流將是下級門從本級電源經 t3、d1 拉出。這樣一來，輸出高低電平時，t3 一路和 t4 一路將交替工作，從而減低了功耗，提高了每個管的承受能力。又由於不論走哪一路，管子導通電阻都很小，使rc常數很小，轉變速度很快。因此，推拉式輸出級既提高電路的負載能力，又提高開關速度。推挽電路是兩個引數相同的三極體或mosfet，以推挽方式存在於電路中，各負責正負半周的波形放大任務，電路工作時，兩隻對稱的功率開關管每次只有乙個導通，所以導通損耗小效率高。輸出既可以向負載灌電流，也可以從負載抽取電流。push-pull輸出就是一般所說的推挽輸出，在cmos電路裡面應該較cmos輸出更合適，因為在cmos裡面的push－pull輸出能力不可能做得雙極那麼大。輸出能力看ic內部輸出極n管p管的面積。和開漏輸出相比，push－pull的高低電平由ic的電源低定，不能簡單的做邏輯操作等。 push－pull是現在cmos電路裡面用得最多的輸出級設計方式。
推挽輸出就是微控制器引腳可以直接輸出高電平電壓。低電平時接地，高電平時輸出微控制器電源電壓。這種方式可以不接上拉電阻。但如果輸出端可能會接地的話，這個時候輸出高電平可能引發微控制器執行不穩定，甚至可能燒壞引腳。
推挽輸出和開漏輸出
輸出 0 時，n mos 導通，p mos 高阻，輸出0。輸出 1 時，n mos 高阻，p mos 導通，輸出1 不需要外部上拉電路 特點 1 可以輸出高低電平，用於連線數字器件，高電平由vdd 決定，低電平由vss決定 2 推挽結構指兩個三極體受兩路互補的訊號控制，總是在乙個導通的時候另外乙個截...
推挽輸出和開漏輸出
推挽輸出 push pull 推挽輸出，正如字面上的意思，有 推 也有 挽 推挽輸出電路運用兩個mos管構成，上面為p mos，下面為n mos，vcc為正電源，vss為負電源，輸入端連有乙個相反器 非門 用來驅動mos管 當輸入訊號為正半周時，高電平輸入取反後為低電平，加在p mos上導通，而加在...
開漏輸出和推挽輸出
集電極開路輸出的結構如圖1所示，右邊的那個三極體集電極什麼都不接，所以叫做集電極開路。輸入 0 時，左邊的npn截止 集電極和發射集段相當於斷開 右邊npn導通，輸出直接接地，所以輸出低電平。輸入 1 時，左邊的npn導通，右邊npn輸入端會被拉到gnd導致截止，輸出高阻，此時對外沒有任何的驅動能力...