今天心情還真是蠻ok，因為今天終於調出了正弦波，結束了快兩三個星期的除錯。但過**是無語……
3.0版本介面真的和我的版本差很多，整個重建過程操作了很久，而且我發現低版本考慮的東西好少，因此編譯過程超級快，都讓我有裝3.0的慾望了。
用同樣的方法在學長的電腦上操作，能出來正弦波！真是無語了，難道真的是軟體版本的問題？學長提示我，程式一樣，唯一可能不一樣的地方就是配置引腳的地方會不會出錯。不過我都查過了好多次，配的都沒錯啊。
不過就在這時候，我發現了蹊蹺。在仔細觀察pin planner介面的時候，看到了兩列選項：voltage 和current的選項。往選項一拉，voltage預設高電平3.3v，這個正常。而current選項那個地方好像是限流用的（見圖）。
學長也很詫異，居然會是這種現象，因為學長沒用過高版本的quartus，不過他說真有可能是電流的原因。再加上晶元之前還有幾個電阻限流，電流本來就很小的。再加個限流，直接把現象給限沒了。
唉，調了這麼久終於有了現象，真是豁然開朗。不過，要學習的還有很多，一定要加油！
FPGA 驅動舵機
牽扯到兩個知識點。io 口的驅動力 pwm知識 板子上 的rst 預設時為高電平 只有 按下 後 才為 低電平 現在那個 uart 模組 測試 沒問題 那個 lcd 模組 測試也沒問題 有問題的 是 那個 rst gen 與 clk 產生 模組 感覺又是乙個坑人 的 傢伙 移植了 4個小時 後終於成...
linux驅動入門之AD轉換驅動
需要用ad轉換，網上找來找去也沒找到合適的，自己寫了個，查詢方式的，後續更新中斷方式的。1.tq2440 adc sk.c include include include include include include 包含class create,device create,這些程式 includ...
高速AD中的LVDS和FPGA
通常情況下，模擬輸入訊號通過高速adc的量化輸出的數碼訊號需要交給fpga進行處理。如果高速adc採用lvds輸出，那麼經量化處理過的數碼訊號將會有非常多的lvds資料差分對。而lvds資料接收端，接收到的lvds差分資料對相互之間可能會存在非常小的乙個時間差異，該時間差異往往是皮秒級別的，而隨著高...