reading file --
d:\work station\....\pads-pcb.asc
*unspecified or unsupported version of ascii file
*pads-pcb*
**input warnings found**
reading file --
d:\work station\....\pads2000.asc
*unspecified or unsupported version of ascii file
*pads2000*
**input warnings found**
從上面，可以看出powerpcb5.0匯入orcad網表時，用padspcb.dll或pads2k.dll的並沒差別；
padslogic
輸出的網**式：
part reference
parttype@part decals
如：u1
r@0402
如果令parttype
與part decals
有一樣的名稱,並在pcb foorprint
一欄中新增：
@ 則建立的網表就有與
padslogic
一樣的形式； 如果
parttype
與part decals
的名稱不一樣，可以在原理圖的元件屬性中新增
parttype
的屬性欄並賦予相應的值，
pcb foorprint
一欄中輸入
@就可以。
/attention//
原理圖中元件
的屬性欄，有
source package
屬性，這欄實際上相當於
pads
中的parttype
，所以建立網路表時就可以在
pcb footprint
中輸入：@
最後pads-pcb
建庫時，
parttype
的名稱可以與
source package
一樣，同個parttype
對應不同的
decals
，如： .
r136
r@0402
r137
r@0603
r138
r@0805 .
. .
c19
c@0603
c20
c@0805.
. q1
q@to-92
q2 q@sot-23.
x1 xtal@xtal/s
x2 xtal@xtal/u
x3 xtal@xtal/3x8
x4 xtal@xtal/2x6
x5 xtal@xtal/smd50x32
x6 xtal@xtal/smd70x50
x7 xtal@osc4.
. u11
s-35390a@s0p8
u12
s-35390a@tssop8.
. /attention//
匯入時的一些錯誤：1
reading file -- d:\work station\....\pads2000.asc
*unspecified or unsupported version of ascii file
*pads2000*
can't find part type item < battery >
bat1
battery@battery_sd_10mm
*bad *part* ascii data line format
c1 cap
np@0603
顯然是pcb封裝庫中沒有名稱為
battery
和cap
np的parttype。
2reading file -- d:\work station\....\pads2000.asc
*unspecified or unsupported version of ascii file
*pads2000*
*not valid pin name for part type cathode
led5.cathode u15.18
*not valid pin name for part type anode
rn23.1 led5.anode
warning: deleting signal led0
warning: deleting signal n362907
**input warnings found**
可能是因為led5元件的引腳沒有pinnumber，
此種情況還可能是因為原理圖中用字母形式的pinnumber，而pcb中的parttype中沒有給相應引腳分配相應的
字母形式的pinnumber
3reading file -- d:\work station\...\synchro_test.asc
*unspecified or unsupported version of ascii file
*pads2000*
part name already used r1
r1 r@0402
part name already used r2
r2 r@0402
part name already used r3
r3 r@0603
part name already used r4
r4 r@0805
part name already used r5
r5 r@0805
part name already used r6
r6 r@0402
part name already used r7
r7 r@0805
*bad *connection* ascii data line format
r4.2 r5.2 r7.2
*bad *connection* ascii data line format
r2.1 r1.1 r6.1
*bad *connection* ascii data line format
r6.2 r5.1 r3.2 r7.1
*bad *connection* ascii data line format
r3.1 r4.1 r1.2 r2.2
**input warnings found**
說明元件已經存在，這樣原理圖新增新的元件時，pcb匯入新生成的網表不會覆蓋掉已布局好的元件，
下面就是原理圖增加了r8和r9，匯入到pcb時的提示資訊，對已存在的r1～r7報錯，並沒有對r8和r9報錯，並且也沒有打亂掉原來的元件pcb布局!!
reading file -- d:\work station\orcad_data\myworks\reference\test\synchro_test_2.asc
*unspecified or unsupported version of ascii file
*pads2000*
part name already used r1
r1 r@0402
part name already used r2
r2 r@0402
part name already used r3
r3 r@0603
part name already used r4
r4 r@0805
part name already used r5
r5 r@0805
part name already used r6
r6 r@0402
part name already used r7
r7 r@0805
*bad *connection* ascii data line format
r9.2r4.2 r5.2 r7.2
*bad *connection* ascii data line format
r1.1 r2.1r8.1r6.1
*bad *connection* ascii data line format
r5.1 r3.2 r6.2 r7.1
*bad *connection* ascii data line format
r3.1 r1.2 r4.1 r2.2
**input warnings found** /
插入資料a表到b表
insert into p web p p.tid,p.title,p.fileurl,p.columnid,p.columnname select l.tid,l.linkname,l.linkurl,3033 as columnid from p link l where l.columnid ...
VIVADO網表檔案DCP，edf
為了便於模組化設計，同時保護自己的智財權，xilinx vivado 提供兩種 封裝方法 dcp檔案和edf檔案。dcp檔案生成方法 1 將需要生成dcp的模組設定為頂層，開啟綜合設定，在more option中填入 mode out of context，刪除所有約束檔案 約束檔案會被封裝在dcp...
c 雜湊表 A表到B表，其實還是表。
經常性的有小同學問跨表引用問題，啥叫跨表引用？通俗的講就是從a表挪資料到b表，比如資料來源 從上圖資料來源引用資料到下圖，常見的函式組合有 種 01 號 號，等於號是最簡單最快捷的辦法，缺點 是資料來源的行列不能隨便變動 是不夠靈活，倆個表的行列次序不一致或者調整的時候，需要重新做公式 c3輸入 表...